一种发光二极管的外延结构及其制备方法技术

本发明专利技术涉及发光半导体技术领域，具体涉及一种发光二极管的外延结构，包括衬底，述外延结构还包括依次设于衬底上的缓冲层、3D成核层、2D填平层、N型层、过渡层、有源层和P型层，所述3D成核层和2D填平层中均采用n型掺杂，且3D成核层中n型掺杂的浓度高于2D填平层中n型掺杂。本发明专利技术通过在成核层调整Si掺杂浓度高于填平层，通过成核层通入高掺Si的方式，获得较多的插排位错，便于后续过渡层提升Pits密度，降低电压和提升亮度。低电压和提升亮度。低电压和提升亮度。

【技术实现步骤摘要】
一种发光二极管的外延结构及其制备方法


[0001]本专利技术涉及发光半导体
，尤其涉及一种发光二极管的外延结构及其制备方法。

技术介绍

[0002]发光二极管(简称LED)是一种固态半导体二极管发光器件，被广泛用于指示灯、显示屏等照明领域。现阶段制取LED晶圆片的方法主要是通过金属有机化合物化学气相沉淀(简称MOCVD)实现，可以简述其流程如下：将外延晶圆衬底(如蓝宝石衬底/Si衬底)放入石墨承载盘(Wafer carrier)的凹槽上，将其石墨承载盘一起传入MOCVD反应室内，通过将反应室温度加热到设定好的温度，并配合通入有机金属化合物和五族气体，使它们在晶圆衬底上断开化学键并重新聚合形成LED外延层，但是目前LED结构亮度和电压一直是困扰 LED前进的一个难题，通常亮度高伴随着电压高。
[0003]目前的LED发光二极管外延(Epitaxy)结构中，为了降低电压通常有以下几个办法：1、通过提高N型层和量子阱的Si掺杂达到降低电压的目的，但是容易损伤到亮度，且目前掺杂浓度已趋于饱和，过度掺杂会明显损伤材料质量，进而损伤发光亮度，因此目前的N型层Si掺杂浓度一般控制在1E19～3E19之间，量子阱Si掺杂一般控制在5E17～5E18之间。2、通过过渡层开Pits提升电流扩展能力达到降低电压的目的，但是Pits的大小难以控制，太大导致损伤发光面积，太小又没有降压和提亮的效果。
[0004]现有技术中，专利技术名称为发光二极管外延片及其制备方法，公开号为 CN112366255A的专利技术专利，其包括衬底及依次层叠在所述衬底上的GaN缓冲层、成核层、GaN填平层、n型GaN层、有源层及p型GaN层，所述成核层、所述GaN填平层中均掺杂有n型杂质，所述成核层中n型杂质的掺杂浓度、所述GaN填平层中n型杂质的掺杂浓度及所述n型GaN层中n型杂质的掺杂浓度依次增加，且所述n型GaN层中n型杂质的掺杂浓度为2E8～6E18/cm3。但是其采用过低的N型掺杂，ESD会明显较差，无法获得较多的插排错位。随着白光市场需求越来越严苛，除了要求高亮度需求，还需要更低的VF1需求，在不损失亮度的情况下，迫切需要LED结构降电压。

技术实现思路

[0005]有鉴于此，本专利技术的目的在于提出一种发光二极管的外延结构及其制备方法，以解决无法提升插排错位，在不损失亮度的情况下降低电压的问题。
[0006]基于上述目的，本专利技术提供了一种发光二极管的外延结构，包括衬底，述外延结构还包括依次设于衬底上的缓冲层、3D成核层、2D填平层、N型层、过渡层、有源层和P型层，所述3D成核层和2D填平层中均采用n型掺杂，且3D 成核层中n型掺杂的浓度高于2D填平层中n型掺杂。
[0007]可选的，所述n型掺杂的元素包括Si、Ge、Sn。本专利技术不排除其他的元素等效替代的掺杂。
[0008]优选的，所述3D成核层和2D填平层中均掺杂Si，2D填平层中掺杂Si的浓度为5E17～E19/cm3，N型层中掺杂Si的浓度大于1E19/cm3。
[0009]可选的，所述3D成核层中掺杂Si的浓度大于1E18/cm3。
[0010]优选的，所述3D成核层中掺杂Si的浓度大于5E18/cm3。
[0011]优选的，所述N型层中掺杂Si的浓度大于2E19/cm3。
[0012]优选的，所述3D成核层和2D填平层均为n型掺杂Si的GaN层。
[0013]可选的，所述3D成核层、2D填平层、N型层中至少有一层为Si浓度渐变的渐变层或Si浓度稳定的稳定层。
[0014]可选的，所述3D成核层、2D填平层、N型层中有两层为渐变层、一层为稳定层；或两层为稳定层、一层为渐变层。
[0015]可选的，所述过渡层为n型掺杂Si的过渡层，掺杂Si的浓度为 5E17～5E19/cm3，C浓度＜1E18/cm3。
[0016]优选的，所述C浓度为1E17～1E18/cm3。
[0017]优选的，所述衬底上设有多个相间隔的凸起，相邻凸起之间的间隙空间内由下到上依次设置所述缓冲层和3D成核层，且凸起的外侧壁附着有缓冲层。
[0018]可选的，所述衬底的材质为蓝宝石、碳化硅、硅或氧化锌中的一种。
[0019]可选的，所述凸起的下部材质为蓝宝石、碳化硅、硅或氧化锌中的一种，凸起的上部材质为二氧化硅、氮化硅、过氧化锌、硅、碳化硅、砷化镓、五氧化三钛、二氧化钛中的一种或多种。
[0020]本专利技术还提供所述发光二极管的外延结构的制备方法，包括如下步骤：
[0021]S1、将衬底置入机台腔室中，利用PVD或MOCVD法于衬底表面沉积缓冲层；
[0022]S2、在缓冲层上沉积生长3D成核层，保持生长温度950
‑
1080℃，反应室压力100～300Torr，
Ⅴ
/Ⅲ比为800
‑
1000；
[0023]S3、在3D成核层上沉积生长2D填平层，保持生长温度1080
‑
1140℃，反应室压力100～300Torr，
Ⅴ
/Ⅲ比为1000
‑
1200；
[0024]S4、在2D填平层上沉积生长N型层；
[0025]S5、在N型层上沉积生长过渡层；
[0026]S6、在过渡层上沉积生长有源层；
[0027]S7、在有源层上沉积生长P型层。
[0028]本专利技术的有益效果：本专利技术通过在成核层调整Si掺杂浓度高于填平层，通过成核层通入高掺Si的方式，获得较多的插排位错，便于后续过渡层提升Pits 密度，降低电压和提升亮度。本专利技术通过高掺杂N型层有效提升电流扩展，提升ESD。
附图说明
[0029]为了更清楚地说明本专利技术或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1为本专利技术的结构示意图。
[0031]图中标记为：
[0032]1、衬底；2、缓冲层；3、3D成核层；4、2D填平层；5、N型层；6、过渡层；7、有源层；8、P型层。
具体实施方式
[0033]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本专利技术进一步详细说明。
[0034]需要说明的是，除非另外定义，本专利技术使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本专利技术中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管的外延结构，包括衬底，其特征在于，所述外延结构还包括依次设于衬底上的缓冲层、3D成核层、2D填平层、N型层、过渡层、有源层和P型层，所述3D成核层和2D填平层中均采用n型掺杂，且3D成核层中n型掺杂的浓度高于2D填平层中n型掺杂。2.根据权利要求1所述发光二极管的外延结构，其特征在于，所述n型掺杂的元素包括Si、Ge、Sn。3.根据权利要求2所述发光二极管的外延结构，其特征在于，所述3D成核层和2D填平层中均掺杂Si，2D填平层中掺杂Si的浓度为5E17～E19/cm3，N型层中掺杂Si的浓度大于1E19/cm3。4.根据权利要求3所述发光二极管的外延结构，其特征在于，所述3D成核层中掺杂Si的浓度大于1E18/cm3。5.根据权利要求4所述发光二极管的外延结构，其特征在于，所述3D成核层中掺杂Si的浓度大于5E18/cm3。6.根据权利要求3所述发光二极管的外延结构，其特征在于，所述N型层中掺杂Si的浓度大于2E19/cm3。7.根据权利要求1所述发光二极管的外延结构，其特征在于，所述3D成核层和2D填平层均为n型掺杂Si的GaN层。8.根据权利要求1所述发光二极管的外延结构，其特征在于，所述3D成核层、2D填平层、N型层中至少有一层为Si浓度渐变的渐变层或Si浓度稳定的稳定层。9.根据权利要求8所述发光二极管的外延结构，其特征在于，所述3D成核层、2D填平层、N型层中有两层为渐变层、一层为稳定层；或两层为稳定层、一层为渐变层。10.根据权利要求1所述发光二极管的外延结构，其特征在于，所述过渡层为n型掺杂Si的过渡层，掺杂Si的浓度为5E17～5E19/cm3，C浓度＜1E...

【专利技术属性】
技术研发人员：王瑜，李跃华，武梦鸽，汤恒，李家安，陈志豪，李政鸿，林兓兓，
申请(专利权)人：安徽三安光电有限公司，
类型：发明
国别省市：