本发明专利技术提供一种数据线驱动电路、电光装置以及电子设备。数据线驱动电路（３２０）具有级联连接的多个模块。多个模块ｉ具有：移位寄存器（３２３－ｉ），按照每个模块顺序地使多个选择信号与时钟信号ＣＬＫ同步并依次输出；数据同步电路（３２２－ｉ），其对多个数据按照时间序列排列后的数据信号ＤＡＴＡ的相位，以时钟信号ＣＬＫ为基准进行调整，并向下一级的模块输出；行存储器（３２５－ｉ），其把数据同步电路（３２２－ｉ）调整后的数据信号ＤＡＴＡ的各个数据，根据多个选择信号，在多个系统中展开并保持；和输出电路（３２９－ｉ），其生成与行存储器（３２５－ｉ）展开后的各个数据对应的驱动信号。从而，在与时钟信号同步地展开数据信号的数据线驱动电路中，消除时钟信号与数据信号的相位偏差。
【技术实现步骤摘要】
本专利技术涉及与时钟信号同步地将多个数据按照时间序列排列后的 数据信号在多个系统中展开的技术。
技术介绍
在作为图像形成装置的打印机中使用有曝光头，其用于在感光体鼓 等像载持体上形成静电潜像。另外，在有源矩阵方式的液晶显示装置中 使用用于进行图像显示的显示屏。在曝光头中，在主扫描方向上排列配置多个发光元件。作为发光元件，使用EL (Electro Luminescent)元 件、发光二极管等。在显示屏中，在主扫描方向和副扫描方向上排列配 置包含有开关元件和液晶元件的液晶像素。以上设备均在主扫描方向上 设置数据线驱动电路，进行将数据输出到各个发光元件或液晶像素中的 处理。图17是表示数据线驱动电路的一例的方框图。如该图所示，数据 线驱动电路420具有输入锁存电路421,其对数据信号DATA进行釆 样，并保持规定的时间；移位寄存器423,其将开始脉冲信号SP作为 触发信号，按照每个时钟信号CLK，移位输出选择脉冲；行存储器425， 其与来自移位寄存器423的选择脉冲同步地顺序保存数据信号DATA, 保持以行为单位的DATA;保持存储器426,其保存根据锁存信号LS 统一输出的行存储器425的数据；电平移位器427，其使显示用数据信 号的电平与下一级的D/A转换器428匹配；D/A转换器428,其根据基 准电压，把显示用数据信号转换成模拟电压；以及输出电路429，其作 为緩冲电路工作，向发光元件电路组等输出驱动电压。以往，利用IC来实现数据线驱动电路，但近年来，从降低成本、 削减安装部件数目来提高可靠性等方面考虑，如专利文献1所记载的那 样，用TFT ( Thin Film Transistor )形成数据线驱动电路的一部分。专利文献1:特开2005-234241号公报(特别参照图1)从输入锁存电路421输出的数据信号DATA，根据从移位寄存器423 输出的选择脉冲，被输入到行存储器425。这里，选择脉冲的相位与数 据信号DATA的相位的关系，理想的如图18 (a)所示那样，优选数据 信号DATA的相位稍微滞后于选择脉冲的相位(dl )。如果是这样的关 系，则可充分确保读取期间rl，能够可靠地进行数据信号DATA的读 取。另一方面，如图18(b)所示那样，如果数据信号DATA的相位滞 后于选择脉冲的相位较大(d2)，则由于读取期间r2过短，会产生不能 读取的情况。而如果为了防止这种情况，如图18 (c)所示，有意识地 提前数据信号的相位(el)，则会产生期间r3,使得在本来应读取的数 据是第N数据信号DATA(N)的情况下，却读取了下一个第N+l数据 信号DATA ( N+l )。一般，由于行存储器425比移位寄存器423的电容性负载大，所以 存在数据信号DATA相对选择脉冲会产生延迟的倾向。在如以往那样用 IC实现了数据线驱动电路的情况下，由于能够使输入锁存电路421的 驱动能力足够大，所以比较容易实现如图18 (a)所示那样的理想的相 位关系。但是，由于TFT比IC的驱动能力弱，所以在用TFT形成输 入锁存电路421时，数据信号DATA相对选择脉冲逐步延迟。并且，由 于延迟量的差异较大，所以，难以消除选择脉冲与数据信号DATA的相 位偏差，难以可靠地进行数据信号DATA的读取。在专利文献l中，虽 然记载了用TFT形成数据线驱动电路的一部分，但其前提是输入锁存 电路要由IC构成。
技术实现思路
本专利技术就是鉴于这样的状况而提出的，其目的是在根据移位寄存器 的选择脉冲读取数据的数据线驱动电路中，消除选择脉冲的时钟与数据 的相位偏差。为了解决上述的课题，本专利技术第1实施方式的数据线驱动电路具有 级联连接的多个模块，上述多个模块各自具有移位寄存器，其按照每 个模块顺序地使多个选择信号与时钟信号同步并依次输出；数据同步电 路，其将多个数据按照时间序列排列后的数据信号的相位，以上述时钟 信号为基准进行调整，并输出到下一级的模块；数据展开电路，其根据上述多个选择信号把由上述数据同步电路调整后的数据信号的各个数据，在多个系统中展开；以及信号生成电路，其生成与上述数据展开电 路展开后的各个数据对应的驱动信号。根据上述的结构，由于在多个模块的每一个中配置了用于以时钟信 号为基准调整数据信号的相位的数据同步电路，所以，消除了各个选择 信号与数据信号的各个数据的定时偏差。因此，能够可靠地执行数据展 开电路所进行的数据信号的展开。另外，由于在选择信号的生成中使用 的时钟信号也被兼用在数据信号的相位调整中，所以，与才艮据个别信号 执行选择信号的生成和数据信号的相位调整的结构相比，具有筒化数据 线驱动电路和外围电路的结构的优点。本专利技术第2实施方式的数据线驱动电路具备级联连接的多个模块，上述多个模块的每一个具有移位寄存器，其按照每个模块顺序地使多个选择信号与时钟信号同步并依次输出；数据同步电路，其将多个数据 按照时间序列排列后的数据信号的相位，以与上述时钟信号相同的频 率、相位滞后于该时钟信号的调整用时钟信号为基准进行调整，并输出 到下一级的模块；数据展开电路，其根据上述多个选择信号把由上述数 据同步电路调整后的数据信号的各个数据，在多个系统中展开；以及信 号生成电路，其生成与上述数据展开电路展开后的各个数据对应的驱动 信号。根据上述的结构，由于在多个模块的每一个中配置了用于以调整用 时钟信号为基准调整数据信号的相位的数据同步电路，所以，消除了各 个选择信号与数据信号的各个数据之间的定时偏差。因此，能够可靠地 执行由数据展开电路所进行的数据信号的展开。并且，由于根据相对时 钟信号延迟的调整用时钟信号来调整数据信号的相位，所以与时钟信号 被兼用于数据信号的相位调整的结构相比，可提高数据展开电路所进行 的数据信号的展开的可靠性。在以上的各个实施方式的数据线驱动电路中，上述数据同步电路通 过延迟上述数据信号来调整相位，上述多个模块的每一个中包含用于延 迟上述移位寄存器的各个选择信号的输出定时的调整电路。根据上述的 方式，由于各个选择信号的输出定时由调整电路延迟，所以，能够与通过数据同步电路的调整使数据信号延迟的结构无关，消除各个选择信号 与数据信号的各个数据的定时的偏差。并且，在更理想的实施方式中， 上述调整电路根据上述时钟信号延迟开始脉冲，上述移位寄存器通过将 上述调整电路延迟后的开始脉冲与上述时钟信号同步地依次移位来生 成上述多个选择信号。在第2实施方式的数据线驱动电路中，上述数据同步电路通过延迟 上述数据信号来调整相位，具有控制部，该控制部暂时停止上述时钟信 号电平的变动，以使上述各个模块的上述移位寄存器的上述各个选择信 号的输出的定时产生延迟。根据上述方式，由于控制部通过暂时停止时 钟信号的电平的变动，来延迟选择信号的输出定时，所以能够与通过数 据同步电路的调整使数据信号延迟的结构无关，消除各个选择信号与数 据信号的各个数据之间的定时偏差。而且，由于不需要用于延迟开始脉 沖的调整电路，所以还具有可简化数据线驱动电路的结构的优点。在本专利技术的优选实施方式中，上述多个模块的每一个具有驱动能力 相同的第l緩沖部、第2緩冲部、和第3緩冲部，在上述多个模块的每 一个中，通过上述第l緩沖部向上述移位寄存器输入上述时钟信号，通 过上述第2緩沖部本文档来自技高网...
【技术保护点】
一种数据线驱动电路，具有级联连接的多个模块，其特征在于， 上述多个模块的每一个具有： 移位寄存器，其按照每个模块顺序地使多个选择信号与时钟信号同步并依次输出； 数据同步电路，其对多个数据按照时间序列排列后的数据信号的相位，以上述时钟信号为基准进行调整，并输出到下一级的模块； 数据展开电路，其根据上述多个选择信号把由上述数据同步电路调整后的数据信号的各个数据，在多个系统中展开；以及 信号生成电路，其生成与上述数据展开电路展开后的各个数据对应的驱动信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：城宏明，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。