集成电路片内老化检测电路和集成电路芯片制造技术

集成电路片内老化检测电路和集成电路芯片，涉及集成电路技术。本发明专利技术包括顺次串联的信号采样处理模块、压控振荡器和施密特触发器模块；所述信号采样处理模块向压控振荡器输出与温度正相关的电压信号；所述施密特触发器对压控振荡器的输出波形整形；所述压控振荡器由奇数个结构相同的反相器顺次排列构成；相邻的两个反相器中，前级反相器的输出端接后级反相器的输入端；末级反相器的输出端接首级反相器的输入端。本发明专利技术可以在不同温度下对芯片老化程度进行检测，温度对检测结果影响极小。温度对检测结果影响极小。温度对检测结果影响极小。

【技术实现步骤摘要】
集成电路片内老化检测电路和集成电路芯片


[0001]本专利技术涉及集成电路技术。

技术介绍

[0002]电路老化是指集成电路中的硬件在工作过程中部分特征参数随着时间退化，可以简单总结为晶体管老化导致阈值电压升高，晶体管失效以及金属线老化导致电阻升高最终断裂。数字集成电路中的晶体管老化效应主要是热载流子注入、负偏压温度不稳定性以及经时介质击穿。热载流子注入和负偏压温度不稳定性效应都会导致数字集成电路中的晶体管阈值电压退化。金属线的老化效应主要是电迁移现象。
[0003]如今，国外的芯片老化测试工作一般是由芯片生产商和一些专门从事老化测试的公司承担。国内能进行芯片老化测试的单位主要有航空航天方面的研究所、军工企业、华为海思等。

技术实现思路

[0004]本专利技术所要解决的技术问题是，提供一种能够抑制温度影响的集成电路片内老化检测技术。
[0005]本专利技术解决所述技术问题采用的技术方案是，集成电路片内老化检测电路，其特征在于，包括顺次串联的信号采样处理模块、压控振荡器和施密特触发器模块；/>[0006]所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.集成电路片内老化检测电路，其特征在于，包括顺次串联的信号采样处理模块、压控振荡器和施密特触发器模块；所述信号采样处理模块向压控振荡器输出与温度正相关的电压信号；所述施密特触发器对压控振荡器的输出波形整形；所述压控振荡器由奇数个结构相同的反相器顺次排列构成；每个反相器都包括第一PMOS管、第一NMOS管和第二NMOS管；第一PMOS管源极接高电平端VDD，漏极作为输出端，栅极作为输入端；第一NMOS管漏极接第一PMOS管漏极，源极接第二NMOS管的漏极，栅极接控制信号输入端；第二NMOS管的源极接地，栅极接第一PMOS管的栅极；相邻的两个反相器中，前级反相器的输出端接后级反相器的输入端；末级反相器的输出端接首级反相器的输入端。2.如权利要求1所述的集成电路片内老化检测电路，其特征在于，信号采样处理模块包括：第十四PMOS管(Q14)，其源极接高电平VDD，漏极接第十五NMOS管(Q15)的漏极，栅极接第十三PMOS管(Q13)的栅极和漏极；第十五NMOS管(Q15)，漏极和栅极接第十六NMOS管(Q16)的栅极，源极接第十一晶体管(Q11)的集电极；第十一PNP晶体管(Q11)，其发射极和基极接地；第十三PMOS管(Q13)，其源极接高电平VDD，漏极接第十六NMOS管(Q16)的漏极；第十六NMOS管(Q16)，其源极通过第十一电阻(R11)接第十二PNP晶体管(Q12)的集电极；第十二PNP晶体管(Q12)，其发射极和基极接地；第十七NMOS管(Q17)，其漏极通过第十二电阻(R12)接高电平VDD，源极接地，栅极接第十三PMOS管(Q13)的漏极。3.如权利要求2所述的集成电路片内老化检测电路，其特征在于，第十一PNP晶体管(Q11)和第十二PNP晶体管(Q12)的面积不等；第十三PMOS管(Q13)和第十四PMOS管(Q14)的宽长比相同；第十五NMOS管(Q15)和第十六NMOS管(Q16)的宽长比相同。4.如权利要求1所述的集成电路片内老化检测电路，其特征在于，施密特触发器模块包括：第二十四PMOS管(Q24)，其源极接高电平VDD，漏极接第二十一NMOS管(Q21)的漏极，栅极作为输入端接第二十一NMOS管(Q21)的栅极，第二十一NMOS管(Q21)的源极接地，第二十一NMOS管(Q21)的漏极通过第二十一电阻(R2...

【专利技术属性】
技术研发人员：杨志明，曾波，胡志刚，要志礼，
申请(专利权)人：成都蜀郡微电子有限公司，
类型：发明
国别省市：