集成电路片内老化检测电路和集成电路芯片制造技术

集成电路片内老化检测电路和集成电路芯片，涉及集成电路技术。本发明专利技术包括顺次串联的信号采样处理模块、压控振荡器和施密特触发器模块；所述信号采样处理模块向压控振荡器输出与温度正相关的电压信号；所述施密特触发器对压控振荡器的输出波形整形；所述压控振荡器由奇数个结构相同的反相器顺次排列构成；相邻的两个反相器中，前级反相器的输出端接后级反相器的输入端；末级反相器的输出端接首级反相器的输入端。本发明专利技术可以在不同温度下对芯片老化程度进行检测，温度对检测结果影响极小。温度对检测结果影响极小。温度对检测结果影响极小。

【技术实现步骤摘要】
集成电路片内老化检测电路和集成电路芯片


[0001]本专利技术涉及集成电路技术。

技术介绍

[0002]电路老化是指集成电路中的硬件在工作过程中部分特征参数随着时间退化，可以简单总结为晶体管老化导致阈值电压升高，晶体管失效以及金属线老化导致电阻升高最终断裂。数字集成电路中的晶体管老化效应主要是热载流子注入、负偏压温度不稳定性以及经时介质击穿。热载流子注入和负偏压温度不稳定性效应都会导致数字集成电路中的晶体管阈值电压退化。金属线的老化效应主要是电迁移现象。
[0003]如今，国外的芯片老化测试工作一般是由芯片生产商和一些专门从事老化测试的公司承担。国内能进行芯片老化测试的单位主要有航空航天方面的研究所、军工企业、华为海思等。

技术实现思路

[0004]本专利技术所要解决的技术问题是，提供一种能够抑制温度影响的集成电路片内老化检测技术。
[0005]本专利技术解决所述技术问题采用的技术方案是，集成电路片内老化检测电路，其特征在于，包括顺次串联的信号采样处理模块、压控振荡器和施密特触发器模块；
[0006]所述信号采样处理模块向压控振荡器输出与温度正相关的电压信号；
[0007]所述施密特触发器对压控振荡器的输出波形整形；
[0008]所述压控振荡器由奇数个结构相同的反相器顺次排列构成；
[0009]每个反相器都包括第一PMOS管、第一NMOS管和第二NMOS管；第一PMOS管源极接高电平端VDD，漏极作为输出端，栅极作为输入端；第一NMOS管漏极接第一PMOS管漏极，源极接第二NMOS管的漏极，栅极接控制信号输入端；第二NMOS管的源极接地，栅极接第一PMOS管的栅极；
[0010]相邻的两个反相器中，前级反相器的输出端接后级反相器的输入端；
[0011]末级反相器的输出端接首级反相器的输入端。
[0012]信号采样处理模块包括：
[0013]第十四PMOS管Q14，其源极接高电平VDD，漏极接第十五NMOS管Q15的漏极，栅极接第十三PMOS管Q13的栅极和漏极；
[0014]第十五NMOS管Q15，漏极和栅极接第十六NMOS管Q16的栅极，源极接第十一晶体管Q11的集电极；
[0015]第十一PNP晶体管Q11，其发射极和基极接地；
[0016]第十三PMOS管Q13，其源极接高电平VDD，漏极接第十六NMOS管Q16的漏极；
[0017]第十六NMOS管Q16，其源极通过第十一电阻R11接第十二PNP晶体管Q12的集电极；
[0018]第十二PNP晶体管Q12，其发射极和基极接地；
[0019]第十七NMOS管Q17，其漏极通过第十二电阻R12接高电平VDD，源极接地，栅极接第十三PMOS管Q13的漏极。
[0020]进一步的，第十一PNP晶体管Q11和第十二PNP晶体管Q12的面积不等；
[0021]第十三PMOS管Q13和第十四PMOS管Q14的宽长比相同；
[0022]第十五NMOS管Q15和第十六NMOS管Q16的宽长比相同。
[0023]进一步的，施密特触发器模块包括：
[0024]第二十四PMOS管Q24，其源极接高电平VDD，漏极接第二十一NMOS管Q21的漏极，栅极作为输入端接第二十一NMOS管Q21的栅极，第二十一NMOS管Q21的源极接地，第二十一NMOS管Q21的漏极通过第二十一电阻R21接第一参考点；
[0025]第二十五PMOS管Q25，其源极接高电平VDD，漏极接第二十二NMOS管Q22的漏极，栅极接第一参考点，第一参考点接第二十二NMOS管Q22的栅极，第二十二NMOS管Q22的源极接地；
[0026]第二十六PMOS管Q26，其源极接高电平VDD，漏极接第二十三NMOS管Q23的漏极，栅极接第二参考点，第二参考点接第二十三NMOS管Q23的栅极和第二十二NMOS管Q22的漏极；第二十三NMOS管Q23的源极接地，漏极通过第二十二电阻R22接第一参考点。
[0027]本专利技术还提供一种集成电路芯片，所述集成电路芯片包括封装结构和内部电路，内部电路包括前述集成电路片内老化检测电路。
[0028]本专利技术的有益效果是：首先作为一个芯片老化检测的IP，能够检测芯片的使用多长时间，看其是否老化严重。另外，本专利技术与其他基于振荡器的老化检测电路不同的是可以在不同温度下对芯片老化程度进行检测，温度对检测结果影响极小。
附图说明
[0029]图1为本专利技术的模块结构示意图。
[0030]图2为信号采样处理模块的电路图。
[0031]图3为压控振荡器的电路图。
[0032]图4为施密特触发器的电路图。
具体实施方式
[0033]压控振荡器在不同老化程度下，输出波形周期不同。然而，该数据受到温度的严重影响。大概环境温度变化25度，相当于振荡器老化10年的效果，因此温度的变化会对芯片老化测量的测量结果产生严重误差。本专利技术提出了一种带温度负反馈的压控振荡器的芯片老化测试电路，克服了这一缺陷。
[0034]参见图1～图4，本专利技术的片内检测电路包括：一个信号采样处理模块、一个压控震荡电路、一个施密特触发器。信号采样处理模块由电压基准和共源放大器组成。电压基准提供一个与温度成正比的电压信号，共源放大器将电压信号放大到满足后级电路使用的放大倍数；压控振荡器模块输入端接入温度反馈模块的输出电压。施密特触发器对压控振荡器输出波形整形。
[0035]信号采样处理模块生成与温度有关的信号，通过放大器调节到合适的输出以及放大倍数传递给下一级。压控振荡器的电压控制端所受到的电压在不同温度下的电压值不
同，可以抑制温度带来的影响。施密特触发器对压控振荡器输出波形整形。最终输出一个与老化程度有关系的波形。
[0036]实施例
[0037]如图2所示，第十一PNP晶体管Q11和第十二PNP晶体管Q12为两个面积不同的PNP管。温度变化时，这两个晶体管提供电压信号的变量。
[0038]第十三PMOS管Q13和第十四PMOS管Q14为两个相同的PMOS管，
[0039]第十五NMOS管Q15和第十六NMOS管Q16是两个相同的NMOS管。
[0040]两个PNP管面积Q11：Q12＝1:25；两个NMOS管Q15、Q16宽长比均为2u/180n；两个PMOS管Q13、Q14宽长比均为2u/180n；第十一电阻R11的阻值500欧姆；第十二电阻R12阻值4.75K欧姆，第十七NMOS管Q17宽长比为2u/1u；VDD为1.8V。MOS管都在饱和区工作。
[0041]已知萨支唐方程
[0042][0043]第十七NMOS管Q17和第十二电阻R12组成一个基本的共源放大电路，其输入信号是第十六NMOS管Q16漏端的电压信号。由于输入电压的构成与NMOS有关，可以减小一部分第十七NMOS管Q17阈值变化的非线性。在设计时，调节第十七NMOS管Q17的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.集成电路片内老化检测电路，其特征在于，包括顺次串联的信号采样处理模块、压控振荡器和施密特触发器模块；所述信号采样处理模块向压控振荡器输出与温度正相关的电压信号；所述施密特触发器对压控振荡器的输出波形整形；所述压控振荡器由奇数个结构相同的反相器顺次排列构成；每个反相器都包括第一PMOS管、第一NMOS管和第二NMOS管；第一PMOS管源极接高电平端VDD，漏极作为输出端，栅极作为输入端；第一NMOS管漏极接第一PMOS管漏极，源极接第二NMOS管的漏极，栅极接控制信号输入端；第二NMOS管的源极接地，栅极接第一PMOS管的栅极；相邻的两个反相器中，前级反相器的输出端接后级反相器的输入端；末级反相器的输出端接首级反相器的输入端。2.如权利要求1所述的集成电路片内老化检测电路，其特征在于，信号采样处理模块包括：第十四PMOS管(Q14)，其源极接高电平VDD，漏极接第十五NMOS管(Q15)的漏极，栅极接第十三PMOS管(Q13)的栅极和漏极；第十五NMOS管(Q15)，漏极和栅极接第十六NMOS管(Q16)的栅极，源极接第十一晶体管(Q11)的集电极；第十一PNP晶体管(Q11)，其发射极和基极接地；第十三PMOS管(Q13)，其源极接高电平VDD，漏极接第十六NMOS管(Q16)的漏极；第十六NMOS管(Q16)，其源极通过第十一电阻(R11)接第十二PNP晶体管(Q12)的集电极；第十二PNP晶体管(Q12)，其发射极和基极接地；第十七NMOS管(Q17)，其漏极通过第十二电阻(R12)接高电平VDD，源极接地，栅极接第十三PMOS管(Q13)的漏极。3.如权利要求2所述的集成电路片内老化检测电路，其特征在于，第十一PNP晶体管(Q11)和第十二PNP晶体管(Q12)的面积不等；第十三PMOS管(Q13)和第十四PMOS管(Q14)的宽长比相同；第十五NMOS管(Q15)和第十六NMOS管(Q16)的宽长比相同。4.如权利要求1所述的集成电路片内老化检测电路，其特征在于，施密特触发器模块包括：第二十四PMOS管(Q24)，其源极接高电平VDD，漏极接第二十一NMOS管(Q21)的漏极，栅极作为输入端接第二十一NMOS管(Q21)的栅极，第二十一NMOS管(Q21)的源极接地，第二十一NMOS管(Q21)的漏极通过第二十一电阻(R2...

【专利技术属性】
技术研发人员：杨志明，曾波，胡志刚，要志礼，
申请(专利权)人：成都蜀郡微电子有限公司，
类型：发明
国别省市：