基于硬件实现的CPU时钟调节电路、系统及其调节方法技术方案

本发明专利技术公开了一种基于硬件实现的CPU时钟调节电路、系统及其调节方法，所述CPU时钟调节电路包括锁相环计数模块、锁相环参数比较模块和时钟门控模块；锁相环计数模块，用于对锁相环电路传输的时钟信号进行计数，输出时钟门控使能信号至时钟门控模块，以控制时钟门控模块的运行；锁相环参数比较模块，用于确定锁相环电路是否处于时钟频率调节阶段，当锁相环电路处于时钟频率调节阶段时输出复位信号至锁相环计数模块；时钟门控模块，用于根据接收的时钟门控使能信号控制时钟门控模块向CPU传输CPU时钟信号。本发明专利技术基于CPU时钟调节电路实现锁相环电路调节稳定后再进行CPU时钟频率调节，确保CPU时钟稳定无毛刺，保证CPU在锁相环电路切频阶段的正常工作。电路切频阶段的正常工作。电路切频阶段的正常工作。

【技术实现步骤摘要】
基于硬件实现的CPU时钟调节电路、系统及其调节方法


[0001]本专利技术涉及集成电路领域，具体涉及基于硬件实现的CPU时钟调节电路、系统及其调节方法。

技术介绍

[0002]目前在SoC系统中，CPU的时钟频率需要根据应用程序的需求不同而进行频率调节，由于实际应用程序往往具有较高复杂性，使得CPU需要不断进行频率调节。而CPU时钟频率的调解过程中如果出现时钟glitch（毛刺），将会影响CPU的正常工作，可能会导致CPU安全性降低或出现死机等情况，影响CPU的工作效率和效果。CPU时钟频率调节主要通过调频软件查询等待到锁相环稳定后，再将CPU的时钟源头切换到锁相环，目前的调频软件存在操作繁琐和效率低的问题，影响用户使用体验。

技术实现思路

[0003]为解决上述问题，本专利技术提供了一种基于硬件实现的CPU时钟调节电路、系统及其调节方法，采用硬件电路实现CPU时钟调节，简化调频软件操作步骤，提升CPU时钟调节效率，保证CPU时钟调节阶段的正常工作。本专利技术的具体技术方案如下：基于硬件实现的CPU时钟调节电路，所述基于硬件实现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于硬件实现的CPU时钟调节电路，其特征在于，所述基于硬件实现的CPU时钟调节电路包括锁相环计数模块、锁相环参数比较模块和时钟门控模块；锁相环计数模块，用于对锁相环电路传输的时钟信号进行计数，输出时钟门控使能信号至时钟门控模块，以控制时钟门控模块的运行；锁相环参数比较模块，用于确定锁相环电路是否处于时钟频率调节阶段，当锁相环电路处于时钟频率调节阶段时输出复位信号至锁相环计数模块，以控制锁相环计数模块的计数值清零；时钟门控模块，用于根据接收的时钟门控使能信号控制时钟门控模块向CPU传输CPU时钟信号。2.根据权利要求1所述的基于硬件实现的CPU时钟调节电路，其特征在于，所述锁相环计数模块包括：计数器和第一比较器；计数器包括第一输入端、第二输入端和输出端，计数器的第一输入端与锁相环电路的时钟信号输出端连接，用于接收锁相环电路传输的时钟信号；计数器的第二输入端用于接收锁相环参数比较模块传输的复位信号；计数器用于对锁相环电路传输的时钟信号进行计数，获取计数值，同时根据锁相环参数比较模块传输的复位信号确定是否将计数值复位清零；第一比较器包括第一输入端、第二输入端和时钟门控使能信号输出端，第一比较器的第一输入端用于接收锁相环电路传输的时钟信号；第一比较器的第二输入端与计数器的输出端连接，用于接收计数器传输的计数值；第一比较器的时钟门控使能信号输出端与时钟门控模块连接，以将第一比较器生成的时钟门控使能信号传输至时钟门控模块；第一比较器用于将接收的计数值与预设计数阈值进行比较，当计数值大于或等于预设计数阈值时，第一比较器输出高电平的时钟门控使能信号；当计数值小于预设计数阈值时，第一比较器输出低电平的时钟门控使能信号。3.根据权利要求2所述的基于硬件实现的CPU时钟调节电路，其特征在于，所述第一比较器还包括第三输入端，用于接收外部设定的预设计数阈值。4.根据权利要求2所述的基于硬件实现的CPU时钟调节电路，其特征在于，所述第一比较器内部配置有预设计数阈值。5.根据权利要求2所述的基于硬件实现的CPU时钟调节电路，其特征在于，所述锁相环参数比较模块包括：同步器和第二比较器；同步器包括第一输入端、第二输入端和输出端，同步器的第一输入端与锁相环电路的时钟信号输出端连接，用于接收锁相环电路传输的时钟信号；同步器的第二输入端与外部寄存器的锁相环参数输出端连接，用于接收外部寄存器传输的锁相环参数；同步器用于对当前接收的锁相环参数进行同步处理，并将同步后的锁相环参数传输至第二比较器；第二比较器包括第一输入端、第二输入端、第三输入端和复位信号输出端，第二比较器的第一输入端与锁相环电路的时钟信号输出端连接，用于接收锁相环电路传输的时钟信号；第二比较器的第二输入端与同步器的输出端连接，用于接收同步后的锁相环参数；第二比较器的第三输入端与外部寄存器的锁相环参数输出端连接，用于接收锁相环电路传输的锁相环参数；
第二比较器用于将第二比较器的第二输入端接收的锁相环参数与第二比较器的第三输入端接收的锁相环参数进行比较，当第二比较器的第二输入端接收的锁相环参数与第二比较器的第三输入端接收的锁相环参数相等时，第二比较器输出低电平的复位信号；当第二比较器的第二输入端接收的锁相环参数与第二比较器的第三输入端接收的锁相环参数不相等时，第二比较器输出高电平的复位信号。6.根据权利要求5所述的基于硬件实现的CPU时钟调节电路，其特征在于，计数器的第二输入端与第二比较器的复位信号输出端连接，用于使计数器接收第二比较器传输的复位信号；当计数器接收到第二比较器传输的高电平的复位信号时，计数器的计数值清零；当计数器接收到第二比较器传输的低电平...

【专利技术属性】
技术研发人员：何再生，黄明强，肖刚军，
申请(专利权)人：珠海一微半导体股份有限公司，
类型：发明
国别省市：