系统级芯片的内存访问方法、装置及电子设备制造方法及图纸

一种系统级芯片的内存访问方法、装置及电子设备，所述系统级芯片包括多个IP模块以及片上缓存，所述多个IP模块共享所述片上缓存；所述方法包括：获取任一IP模块发送的写访问；所述写访问用于将目标数据写入内存的目标地址；将所述目标数据写入片上缓存的缓存行中；在片上缓存中进行遍历，确定待写回内存、对应的内存地址与所述目标地址位于同一内存页的至少一个缓存行；在达到预设写回条件的情况下，将所述至少一个缓存行中的数据和所述目标数据连续写入内存。连续写入内存。连续写入内存。

【技术实现步骤摘要】
系统级芯片的内存访问方法、装置及电子设备


[0001]本公开涉及计算机
，尤其涉及一种系统级芯片的内存访问方法、装置及电子设备。

技术介绍

[0002]系统级芯片上往往部署有多个IP模块，各个IP模块通常都有访问片外内存的访问需求。
[0003]系统级芯片上的多个模块，会发起较多访问，而不同的访问通常会访问内存的不同位置，其中多个针对内存不同位置的写访问，需要在内存中不断的切换访问地址然后写入数据，这种处理写访问的方式无法充分利用内存的带宽。

技术实现思路

[0004]本公开的目的是提供一种系统级芯片的内存访问方法、装置以及电子设备。
[0005]根据本公开的第一个方面，提供一种系统级芯片的内存访问方法，所述系统级芯片包括多个IP模块以及片上缓存，所述多个IP模块共享所述片上缓存；所述方法包括：获取任一IP模块发送的写访问；所述写访问用于将目标数据写入内存的目标地址；将所述目标数据写入片上缓存的缓存行中；在片上缓存中进行遍历，确定待写回内存、对应的内存地址与所述目标地址位于同一内存页的至少一个缓存行；在达到预设写回条件的情况下，将所述至少一个缓存行中的数据和所述目标数据连续写入内存。
[0006]在一种实施方式中，所述目标数据为Cacheable数据，所述将所述目标数据写入片上缓存的缓存行中，包括：根据预设的映射算法和所述目标地址，确定所述目标数据对应的缓存行，将所述目标数据写入所确定的缓存行。
[0007]在一种实施方式中，所述目标数据为non
‑/>Cacheable数据，所述将所述目标数据写入片上缓存的缓存行中，包括：将所述目标数据写入片上缓存中的任一空闲缓存行，或者，若片上缓存没有空闲缓存行，则利用预设的替换算法确定当前片上缓存中的任一缓存行为替换缓存行，将替换缓存行中的数据写回至内存，并将所述目标数据写入至该替换缓存行。
[0008]在一种实施方式中，所述将替换缓存行中的数据写回至内存，包括：查找内存地址与所述替换缓存行对应的内存地址，位于同一内存页的其他待写回内存的缓存行；将替换缓存行和所确定的其他待写回内存的缓存行中的数据连续写回至内存。
[0009]在一种实施方式中，所述在片上缓存中进行遍历，确定待写回内存、对应的内存地
址与所述目标地址位于同一内存页的至少一个缓存行；包括：遍历全部缓存行的脏数据标记和有效标记，确定多个待写回内存的缓存行；根据多个待写回内存的缓存行的Tag标记，确定各个待写回内存的缓存行对应的内存页，查找与所述目标地址的内存页一致的至少一个待写回内存的缓存行。
[0010]在一种实施方式中，所述内存和缓存的映射方式为组相联映射或直接映射，主存地址中的bank地址以及row地址被映射为Tag标记；所述根据多个待写回内存的缓存行的Tag标记，确定各个待写回内存的缓存行对应的内存页，查找与所述目标地址的内存页一致的至少一个待写回内存的缓存行，包括：查找Tag标记与所述目标数据所在缓存行Tag标记相同的至少一个待写回内存的缓存行。
[0011]在一种实施方式中，所述预设写回条件包括：需要将片上缓存中的所述目标数据写回至内存、需要刷新片上缓存或需要将片上缓存中的所述目标数据替换为其他数据。
[0012]根据本公开的第二个方面，提供一种系统级芯片的内存访问装置，所述系统级芯片包括多个IP模块以及片上缓存，所述多个IP模块共享所述片上缓存；所述装置包括：获取模块，用于获取任一IP模块发送的写访问；所述写访问用于将目标数据写入内存的目标地址；写入模块，用于将所述目标数据写入片上缓存的缓存行中；遍历模块，用于在片上缓存中进行遍历，确定待写回内存、对应的内存地址与所述目标地址位于同一内存页的至少一个缓存行；所述写入模块，还用于在达到预设写回条件的情况下，将所述至少一个缓存行中的数据和所述目标数据连续写入内存。
[0013]在一种实施方式中，所述目标数据为Cacheable数据；所述写入模块，具体用于根据预设的映射算法和所述目标地址，确定所述目标数据对应的缓存行，将所述目标数据写入所确定的缓存行。
[0014]在一种实施方式中，所述目标数据为non
‑
Cacheable数据；所述写入模块，具体用于将所述目标数据写入片上缓存中的任一空闲缓存行，或者，若片上缓存没有空闲缓存行，则利用预设的替换算法确定当前片上缓存中的任一缓存行为替换缓存行，将替换缓存行中的数据写回至内存，并将所述目标数据写入至该替换缓存行。
[0015]在一种实施方式中，所述写入模块，具体用于查找内存地址与所述替换缓存行对应的内存地址，位于同一内存页的其他待写回内存的缓存行；将替换缓存行和所确定的其他待写回内存的缓存行中的数据连续写回至内存。
[0016]在一种实施方式中，所述遍历模块，具体用于遍历全部缓存行的脏数据标记和有效标记，确定多个待写回内存的缓存行；根据多个待写回内存的缓存行的Tag标记，确定各个待写回内存的缓存行对应的内存页，查找与所述目标地址的内存页一致的至少一个待写回内存的缓存行。
[0017]在一种实施方式中，所述内存和缓存的映射方式为组相联映射或直接映射，主存地址中的bank地址以及row地址被映射为Tag标记；
所述遍历模块，具体用于查找Tag标记与所述目标数据所在缓存行Tag标记相同的至少一个待写回内存的缓存行。
[0018]在一种实施方式中，所述预设写回条件包括：需要将片上缓存中的所述目标数据写回至内存、需要刷新片上缓存或需要将片上缓存中的所述目标数据替换为其他数据。
[0019]根据本公开的第三个方面，提供一种图形处理系统，包括上述第二方面所述的系统级芯片的内存访问装置。
[0020]根据本公开的第四个方面，提供一种电子组件，包括第三方面所述所述的图形处理系统。
[0021]根据本公开的第五个方面，提供一种电子设备，包括第四方面所述所述的电子组件。
[0022]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0023]图1为本公开一个实施例提供的系统级芯片中的结构示意图；图2为本公开一个实施例提供的内存和缓存直接映射的结构示意图；图3为本公开一个实施例提供的内存和缓存组相联映射的结构示意图；图4为本公开一个实施例提供的内存和缓存全相联映射的结构示意图；图5为本公开一个实施例提供的缓存行地址的结构示意图；图6为本公开一个实施例提供的缓存中缓存行的结构示意图；图7为本公开一个实施例提供的一种系统级芯片的内存访问方法的流程示意图；图8为本公开一个实施例提供的一种系统级芯片的内存访问装置的结构示意图；图9为本公开一个实施例提供的一种图形处理系统的结构示意图。
具体实施方式
[0024]在介绍本公开实施例之前，应当说明的是：本公开部分实施例被描述为处理流程，虽然流程的各个操作步骤可能被冠以顺序的步骤编号，但是其中的操作步骤可以被并行地、并发地或者同时实施。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统级芯片的内存访问方法，其特征在于，所述系统级芯片包括多个IP模块以及片上缓存，所述多个IP模块共享所述片上缓存；所述方法包括：获取任一IP模块发送的写访问；所述写访问用于将目标数据写入内存的目标地址；将所述目标数据写入片上缓存的缓存行中；在片上缓存中进行遍历，确定待写回内存、对应的内存地址与所述目标地址位于同一内存页的至少一个缓存行；在达到预设写回条件的情况下，将所述至少一个缓存行中的数据和所述目标数据连续写入内存。2.根据权利要求1所述的方法，其特征在于，所述目标数据为Cacheable数据，所述将所述目标数据写入片上缓存的缓存行中，包括：根据预设的映射算法和所述目标地址，确定所述目标数据对应的缓存行，将所述目标数据写入所确定的缓存行。3.根据权利要求1所述的方法，其特征在于，所述目标数据为non
‑
Cacheable数据，所述将所述目标数据写入片上缓存的缓存行中，包括：将所述目标数据写入片上缓存中的任一空闲缓存行，或者，若片上缓存没有空闲缓存行，则利用预设的替换算法确定当前片上缓存中的任一缓存行为替换缓存行，将替换缓存行中的数据写回至内存，并将所述目标数据写入至该替换缓存行。4.根据权利要求3所述的方法，其特征在于，所述将替换缓存行中的数据写回至内存，包括：查找内存地址与所述替换缓存行对应的内存地址，位于同一内存页的其他待写回内存的缓存行；将替换缓存行和所确定的其他待写回内存的缓存行中的数据连续写回至内存。5.根据权利要求1所述的方法，其特征在于，所述在片上缓存中进行遍历，确定待写回内存、对应的内存地址与所述目标地址位于同一内存页的至少一个缓存行；包括：遍历全部缓存行的脏数据标记和有效标记，确定多个待写回内存的缓存行；根据多个待写回内存的缓存行的Tag标记，确定各个待写回内存的缓存行对应的内存页，查找与所述目标地址的内存页一致的至少一个待写回内存的缓存行。6.根据权利要求5所述的方法，其特征在于，所述内存和缓存的映射方式为组相联映射或直接映射，主存地址中的bank地址以及row地址被映射为Tag标记；所述根据多个待写回内存的缓存行的Tag标记，确定各个待写回内存的缓存行对应的内存页，查找与所述目标地址的内存页一致的至少一个待写回内存的缓存行，包括：查找Tag标记与所述目标数据所在缓存行Tag标记相同的至少一个待写回内存的缓存行。7.根据权利要求1所述的方法，其特征在于，所述预设写回条件包括：需要将片上缓存中的所述目标数据写回至内存、需要刷新片上缓存或需要将片上缓存中的所述目标数据替换为其他数据。8.一种系统级芯片的...

【专利技术属性】
技术研发人员：唐志敏，王海洋，姜莹，
申请(专利权)人：北京象帝先计算技术有限公司，
类型：发明
国别省市：