当前位置: 首页 > 专利查询>浙江大学专利>正文

一种集成电路加密电路状态机的破解方法技术

技术编号:37117225 阅读:35 留言:0更新日期:2023-04-01 05:12
本发明专利技术属于集成电路技术领域,公开了一种集成电路加密电路状态机的破解方法,包括步骤1:对网表施加激励,提取信息;步骤2:将求解密钥的过程视为状态机重构的过程,并将此问题转化为约束编程问题;步骤3:若CP

【技术实现步骤摘要】
一种集成电路加密电路状态机的破解方法


[0001]本专利技术属于集成电路
,尤其涉及一种集成电路加密电路状态机的破解方法。

技术介绍

[0002]近来年,为保护集成电路的知识产权,出现了很多加密电路的方法。如图1所示,这些方法通过将密钥(key)作为电路额外的输入,控制电路的行为;又通过引入防篡改存储器,并将其作为密钥存放的物理介质,保证密钥存放的安全性,即无法从存储器中直接读出密钥。
[0003]状态机(finite state machine, FSM)是时序电路中最常见的结构之一,因此,有很多与之相关的电路加密方法,如在状态机真正的复位状态前增加一些状态及跳转关系,使得只有特定的输入序列才可以使电路正常运行,而这串序列被视作密钥。又如在状态机中增加错误状态及其与正常状态的跳转关系,使得只有在密钥正确时,电路才能正常运行。
[0004]对于加密的时序电路,一般需要结合加密后的网表及激活的芯片进行攻击,后者主要用于获得输入

输出对(oracles)以排除错误key。较通用的攻击方法是时序电路展开。通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路加密电路状态机的破解方法,其特征在于,包括如下步骤:步骤1:对网表施加激励,提取信息;步骤2:将求解密钥的过程视为状态机重构的过程,并将此问题转化为约束编程问题,通过将得到的加密状态机转化为矩阵,并将其在状态机上的结构特性转化为约束,迭代调用求解工具CP

SAT solver,得所有潜在正确的key;步骤3:若CP

SAT solver解得的key的数量为1,攻击结束,得到唯一正确key,否则用Synopsys VC Formal SEQ Application进行时序等价性检查,并结合Oracles进一步排除错误的key,直到得到唯一正确的key或多个等价的key。2.根据权利要求1所述的集成电路加密电路状态机的破解方法,其特征在于,所述步骤1提取信息包括D型配置下的加密状态机、状态机的复位状态、汉明距离值h和配置信号复位值,T型配置下的加密状态机由D型配置下的加密状态机推导,即将所有状态的次态修改为与当前状态的异或。3.根据权利要求1所述的集成电路加密电路状态机的破解方法,其特征在于,所述步骤2的加密状态机转化为矩阵的方法,包括如下步骤:矩阵的大小为n*n,其中n=2^(DFF数量),对于由4个触发器构成的加密状态机,需要创建一个16*16的矩阵,对于,若FSM[i][j]=1,代表状态机中有从state i到state j的连接关系;若FSM[i][j]=0,则没有,若FSM较大,压缩存储FSM矩阵,对于任意状态,只记录它的次态。4.根据权利要求1所述的集成电路加密电路状态机的破解方法,其特征在于,所述步骤2的结构特性转化为约束的方法,包括如下步骤:步骤2.1:创建变量表示每个状态是否可达,是否属于D组或T组,是否为入口状态,创建变量表示潜在正确的key,采用五个布尔型变量:U,D,T,E,K,其中U代表不可达,D和T代表D组状态和T组状态,E代表入口状态,K代表潜在正确的key;步骤2.2:根据线索加入约束。5.根据权利要求4所述的集成电路加密电路状态机的破解方法,其特征在于,所述步骤2.2的线索包括:1)根据配置信号的复位值确定状...

【专利技术属性】
技术研发人员:金琳莉黄凯王轲蒋小文刘智力
申请(专利权)人:浙江大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1