芯片加速器、加解密方法、装置、计算机设备和存储介质制造方法及图纸

本申请公开了一种芯片加速器、加解密方法、装置、计算机设备和存储介质。该加解密方法包括芯片加速器，包括用户态层和内核态层；其中，用户态层包括：驱动框架单元，用于为接收到的加解密指令分配应用接口，应用接口与加解密指令关联的加解密算法对应；硬件抽象单元，用于按照芯片加速器中各硬件的预设指令格式，对应用接口输出的加解密指令进行译码；用户态驱动，用于将硬件抽象单元输出的加解密译码指令传递至内核态层的硬件环形缓冲区，加解密译码指令用于指示各硬件对硬件环形缓冲区中的加解密译码指令进行加解密处理。解密译码指令进行加解密处理。解密译码指令进行加解密处理。

【技术实现步骤摘要】
芯片加速器、加解密方法、装置、计算机设备和存储介质


[0001]本申请涉及计算机
，尤其涉及一种芯片加速器、加解密方法、装置、计算机设备和存储介质。

技术介绍

[0002]服务器中的芯片加速器可以在提升服务器单一应用(如安全加密)性能的同时，还可以降低计算功耗。
[0003]在相关技术中，为了提高服务器计算数据的安全性，可以通过服务器中搭载的芯片加速器对数据进行加解密处理，而在芯片加速器加解密的过程中，芯片加速器会出现与加解密库适配困难的情况，降低加解密速度，影响服务器的计算效率。

技术实现思路

[0004]本申请实施例提供一种加速器驱动分层方案、加速方法、装置、计算机设备和存储介质，能够使芯片加速器与加解密库适配，缩短加解密时长，提高服务器的计算效率。
[0005]根据本申请实施例的第一方面，提供一种芯片加速器，包括用户态层和内核态层；其中，
[0006]用户态层包括：
[0007]驱动框架单元，用于为接收到的加解密指令分配应用接口，应用接口与加解密指令关联的加解密算法对应；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片加速器，包括用户态层和内核态层；其中，所述用户态层包括：驱动框架单元，用于为接收到的加解密指令分配应用接口，所述应用接口与所述加解密指令关联的加解密算法对应；硬件抽象单元，用于按照所述芯片加速器中各硬件的预设指令格式，对所述应用接口输出的加解密指令进行译码；用户态驱动，用于将所述硬件抽象单元输出的加解密译码指令传递至所述内核态层的硬件环形缓冲区，所述加解密译码指令用于指示所述各硬件对所述硬件环形缓冲区中的所述加解密译码指令进行加解密处理。2.根据权利要求1所述的芯片加速器，其中，所述用户态层还包括内存管控单元；所述内存管控单元，用于为所述硬件抽象单元输出的加解密译码指令分配物理资源；所述用户态驱动具体用于，通过所述内存管控单元分配的物理资源，将所述硬件抽象单元输出的加解密译码指令传递至所述芯片加速器内核态层的硬件环形缓冲区。3.根据权利要求2所述的芯片加速器，其中，所述内存管控单元具体用于，根据与所述加解密指令关联的加解密算法或为所述加解密指令分配的应用接口，为所述硬件抽象单元输出的加解密译码指令分配物理资源。4.根据权利要求3所述的芯片加速器，其中，所述用户态驱动包括第一用户态驱动层和第二用户态驱动层；所述内核态层包括内核驱动；所述物理资源包括内存管理应用接口；所述第一用户态驱动层，用于接收所述硬件抽象单元输出的加解密译码指令；所述第二用户态驱动层，用于通过服务器的系统内核提供的加速驱动控制所述内核驱动生成硬件环形缓冲区；以及，通过所述内存管理应用接口，将所述第一用户态驱动层接收的加解密译码指令传递至所述硬件环形缓冲区。5.根据权利要求4所述的芯片加速器，其特征在于，所述用户态驱动还用于，获取所述各硬件对所述加解密译码指令进行加解密处理后的结果；以及，在所述结果为执行完所述加解密译码指令的情况下，通过服务器的系统内核提供的加速驱动，控制所述内核驱动释放所述硬件环形缓冲区中硬件资源，所述硬件资源包括所述加解密译码指令。6.根据权利要求1所述的芯片加速器，其中，所述用户态驱动还用于，预存所述驱动框架单元的应用接口对应的加解密算法。7.一种加解密方法，应用于如权利要求1中的芯片加速器，包括...

【专利技术属性】
技术研发人员：赵冠军，邓泽林，尚旭春，
申请(专利权)人：阿里巴巴中国有限公司，
类型：发明
国别省市：