半导体器件及其制造方法技术

公开了一种半导体器件，包括：设置在基板上的外围字线；下电介质图案，覆盖外围字线并且包括覆盖外围字线的侧表面的第一部分和覆盖外围字线的顶表面的第二部分；接触插塞，在外围字线的一侧并穿透第一部分和第二部分；以及填充图案，与下电介质图案的第二部分接触并穿透第二部分的至少一部分。接触插塞包括设置在下电介质图案的顶表面上的接触焊盘以及穿透第一部分和第二部分的贯穿插塞。填充图案围绕接触焊盘的侧表面。第一部分和第二部分包括相同的材料。相同的材料。相同的材料。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术构思涉及半导体器件及其制造方法，更具体地，涉及包括覆盖外围字线的顶表面的下电介质图案的半导体器件及其制造方法。

技术介绍

[0002]半导体器件由于其小尺寸、多功能和/或低制造成本而在电子工业中具有重要作用。半导体器件可以被分类为存储逻辑数据的半导体存储器器件、处理逻辑数据的操作的半导体逻辑器件以及具有存储器和逻辑元件两者的混合半导体器件中的任何一种。
[0003]近来，电子产品的高速和低功耗要求嵌入在电子产品中的半导体器件应具有高的工作速度和/或较低的工作电压。然而，半导体器件集成度的提高导致工艺难度的增加和半导体器件生产的失败。结果，半导体器件的更高集成度的增加可能降低半导体器件的产量和性能。因此，已经进行了各种研究以提高半导体器件的性能和产量。

技术实现思路

[0004]本专利技术构思的一些实施方式提供了具有提高的可靠性和改进的电特性的半导体器件。
[0005]本专利技术构思的目的不限于以上提及的，并且本领域技术人员将从以下描述清楚地理解以上未提及的其他目的。
[0006]根据本专利技术构思的一些实施方式，一种半导体器件可以包括：基板；外围字线，设置在基板上；下电介质图案，设置在基板上并覆盖外围字线，下电介质图案包括覆盖外围字线的侧表面的第一部分和覆盖外围字线的顶表面的第二部分；接触插塞，设置在外围字线的一侧，接触插塞穿透下电介质图案的第一部分和第二部分；以及填充图案，与下电介质图案的第二部分接触，填充图案穿透第二部分的至少一部分。接触插塞可以包括：设置在下电介质图案的顶表面上的接触焊盘；贯穿插塞，在垂直于基板的顶表面的第一方向上穿透下电介质图案的第一部分和第二部分，贯穿插塞连接到基板。填充图案可以围绕接触焊盘的侧表面。下电介质图案的第一部分和第二部分可以包括相同的材料。
[0007]根据本专利技术构思的一些实施方式，一种制造半导体器件的方法可以包括：形成包括顺序堆叠在基板上的含金属图案和第一下覆盖图案的外围字线；形成下电介质图案的第一部分，下电介质图案的第一部分覆盖外围字线的侧表面；形成下电介质图案的第二部分，下电介质图案的第二部分覆盖外围字线的顶表面和下电介质图案的第一部分的顶表面；形成通孔，该通孔在垂直于基板的顶表面的第一方向上穿透下电介质图案的第一部分和第二部分；以及形成接触插塞，该接触插塞包括填充通孔的贯穿插塞和在下电介质图案的第二部分的顶表面上接触焊盘。下电介质图案的第一部分和第二部分可以被连接且在其间没有边界，并且包括相同的材料。
附图说明
[0008]图1和图2示出了显示根据本专利技术构思的一些实施方式的半导体器件的框图。
[0009]图3和图7分别示出了图1和图2的部分P1和P2的平面图，显示了根据本专利技术构思的一些实施方式的半导体器件。
[0010]图4和图8分别示出了沿图3和图7的线A
‑
A'和B
‑
B'截取的截面图。
[0011]图5和图6示出了沿图3的A
‑
A'截取的截面图，显示了根据本专利技术构思的一些实施方式的半导体器件。
[0012]图9、图10、图11A至图16A、图17和图18示出了沿图3的线A
‑
A'截取的截面图，显示了根据本专利技术构思的一些实施方式的制造半导体器件的方法。
[0013]图11B至图16B示出了沿图7的线B
‑
B'截取的截面图，显示了根据本专利技术构思的一些实施方式的制造半导体器件的方法。
具体实施方式
[0014]现在将参照附图详细描述本专利技术构思的一些实施方式，以帮助清楚地解释本专利技术构思。
[0015]图1和图2示出了显示根据本专利技术构思的一些实施方式的半导体器件的框图。
[0016]参照图1和图2，半导体器件可以包括外围块PB。半导体器件可以包括存储器电路、逻辑电路或其组合。
[0017]例如，如图1所示，半导体器件可以是包括外围块PB的缓冲管芯。高带宽存储器(HBM)芯片可以由缓冲管芯和堆叠在缓冲管芯上的存储器器件构成。每个外围块PB可以包括存储器器件的操作所需的各种逻辑电路和外围电路。
[0018]替代地，如图2所示，半导体器件可以包括单元块CB和在单元块CB之间的外围块PB。外围块PB可以围绕单元块CB。外围块PB可以包括读出放大器电路SA和子字线驱动器电路SWD。外围块PB还可以包括用于读出放大器驱动的电源驱动电路和接地驱动电路，但是本专利技术构思不限于此。
[0019]图3示出了图1和图2所示的部分P1的平面图，显示了根据本专利技术构思的一些实施方式的半导体器件。图4、图5和图6示出了沿图3的线A
‑
A'截取的截面图，显示了根据本专利技术构思的一些实施方式的半导体器件。
[0020]参照图3和图4，可以提供基板10。基板10可为半导体基板，诸如硅基板、锗基板或硅锗基板。基板10可以在其部分处包括外围区域PR，在外围区域PR上提供有图1和2的外围块PB。
[0021]外围有源图案PACT可以设置在基板10上。外围有源图案PACT可以设置在基板10的外围区域PR上。外围有源图案PACT可以是基板10的一部分，该部分沿垂直于基板10的顶表面的第一方向D1从基板10突出。
[0022]器件隔离层120可以设置在外围有源图案PACT的相对侧上。器件隔离层120可以设置在基板10中以限定外围有源图案PACT。器件隔离层120可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种或者可以由例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种形成。
[0023]杂质部分110可以提供在外围有源图案PACT中。杂质部分110可以提供在外围有源
图案PACT的相对边缘区域中。杂质部分110可以包括n型或p型杂质。
[0024]栅极电介质图案305和外围字线PWL可以设置在外围有源图案PACT上。栅极电介质图案305和外围字线PWL可以顺序地堆叠在外围有源图案PACT上。栅极电介质图案305可以延伸到器件隔离层120上。栅极电介质图案305可以包括例如硅氧化物或者可以由例如硅氧化物形成。
[0025]外围字线PWL可以跨过外围有源图案PACT延伸。外围字线PWL可以包括多晶硅图案310、第一欧姆图案331、含金属图案330、第一下覆盖图案351、第二下覆盖图案352和间隔物355。多晶硅图案310、第一欧姆图案331、含金属图案330和第一下覆盖图案351可以顺序堆叠在栅极电介质图案305上。间隔物355可以提供在多晶硅图案310的侧表面、第一欧姆图案331的侧表面、含金属图案330的侧表面和第一下覆盖图案351的侧表面上。第二下覆盖图案352可以覆盖第一下覆盖图案351的顶表面并且可以具有沿间隔物355的侧表面和栅极电介质图案305的顶表面延伸的基本均匀的厚度。外围字线PWL的顶表面可以包括第二下覆盖图案352的顶表面。
[0026]例如，多晶硅图案310可以包括掺杂的多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板；外围字线，设置在所述基板上；下电介质图案，设置在所述基板上并覆盖所述外围字线，所述下电介质图案包括覆盖所述外围字线的侧表面的第一部分和覆盖所述外围字线的顶表面的第二部分；接触插塞，设置在所述外围字线的一侧，所述接触插塞穿透所述下电介质图案的所述第一部分和所述第二部分；以及填充图案，与所述下电介质图案的所述第二部分接触，所述填充图案穿透所述第二部分的至少一部分，其中所述接触插塞包括：接触焊盘，设置在所述下电介质图案的顶表面上；以及贯穿插塞，在垂直于所述基板的顶表面的第一方向上穿透所述下电介质图案的所述第一部分和所述第二部分，所述贯穿插塞连接到所述基板，其中所述填充图案围绕所述接触焊盘的侧表面，以及其中所述下电介质图案的所述第一部分和所述第二部分包括相同的材料。2.根据权利要求1所述的半导体器件，其中所述下电介质图案的所述第一部分和所述第二部分被连接且在其间没有边界。3.根据权利要求1所述的半导体器件，其中所述下电介质图案的所述第二部分包括两种或更多种材料。4.根据权利要求1所述的半导体器件，其中所述下电介质图案的所述第二部分在所述接触焊盘的底表面和所述外围字线的所述顶表面之间。5.根据权利要求1所述的半导体器件，还包括覆盖所述接触焊盘的底表面的扩散停止图案，其中所述扩散停止图案与所述下电介质图案的所述第二部分的顶表面接触。6.根据权利要求1所述的半导体器件，其中，所述外围字线包括含金属图案，以及所述下电介质图案的所述第二部分与所述含金属图案的顶表面接触。7.根据权利要求1所述的半导体器件，其中所述外围字线包括顺序堆叠在所述基板上的含金属图案和第一下覆盖图案，以及所述下电介质图案的所述第二部分与所述第一下覆盖图案的顶表面接触。8.根据权利要求7所述的半导体器件，其中所述第一下覆盖图案包括硅氮化物。9.根据权利要求1所述的半导体器件，其中所述下电介质图案的所述第一部分和所述第二部分包括硅氧化物。10.根据权利要求1所述的半导体器件，其中所述下电介质图案从所述接触焊盘的底表面延伸到所述贯穿插塞的下部。11.根据权利要求1所述的半导体器件，其中所述贯穿插塞具有在位于彼此不同高度处的上部和下部处的宽度，其中所述上部处的所述宽度等于或大于所述下部处的所述宽度。12.根据权利要求1所述的半导体器件，其中所述基板包括单元区域和外围区域，
其中所述外围字线、所述下电介质图案、所述接触插塞和所述填充图案设置在所述外围区域上，其中所述半导体器件还包括：在所述单元区域上在第二方向上延伸的位线，所述第二方向平行于所述基板的所述顶表面；以及上单...

【专利技术属性】
技术研发人员：朱贞慜，尹灿植，吉奎炫，白头山，韩正勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：