存储器模块的操作方法、存储器控制器的操作方法技术

提供了一种存储器模块的操作方法和存储器控制器的操作方法，所述存储器控制器被配置为：控制包括多个存储器装置和至少一个纠错码(ECC)装置的存储器模块。所述存储器控制器的操作方法包括：基于读取命令和第一地址，读取包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个ECC装置中的ECC数据的数据集；以及当用户数据的错误未基于ECC数据被纠正时，将不可纠正数据写入存储区域中，存储区域被包括在所述多个存储器装置和所述至少一个ECC装置中的每个中并且与第一地址对应。应。应。

【技术实现步骤摘要】
存储器模块的操作方法、存储器控制器的操作方法
[0001]本申请要求于2021年9月29日在韩国知识产权局提交的第10
‑
2021
‑
0129024号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。


[0002]本公开的实施例涉及一种半导体存储器，更具体地，涉及一种存储器模块的操作方法、存储器控制器的操作方法和存储器系统的操作方法。

技术介绍

[0003]半导体存储装置被分类为在电源断开时存储的数据丢失的易失性存储器件(诸如，静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))，或者即使在电源断开时存储的数据也被保持的非易失性存储器装置(诸如，闪存装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)或铁电RAM(FRAM))。
[0004]在计算机系统中，DRAM用作系统存储器。中央处理器(CPU)提供用于纠正从DRAM读取的数据的纠错功能。CPU可通过使用纠错功能来纠正从DRAM读取的数据的错误。在数据的错误未被纠错功能纠正的情况下，CPU可执行错误恢复操作(诸如，系统重启)。然而，根据CPU的特定操作(例如，读取
‑
修改
‑
写入)，因为即使读取数据的错误未被纠正，CPU也能够正常操作，所以可不需要单独的恢复操作。在这种情况下，需要用于管理指示数据中包括不可纠正错误的信息的单独装置。

技术实现思路

[0005]本公开的实施例提供了一种具有改进的可靠性的存储器控制器的操作方法、存储器模块的操作方法和存储器系统的操作方法。
[0006]根据一个实施例，一种被配置为控制包括多个存储器装置和至少一个纠错码(ECC)装置的存储器模块的存储器控制器的操作方法包括：基于读取命令和第一地址读取数据集，数据集包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个ECC装置中的ECC数据；以及当用户数据的错误未基于ECC数据被纠正时，将不可纠正数据写入存储区域中，存储区域被包括在所述多个存储器装置和所述至少一个ECC装置中的每个中并且与第一地址对应。
[0007]根据一个实施例，包括多个存储器装置和至少一个纠错码(ECC)装置的存储器模块的操作方法包括：从存储器控制器接收读取命令和第一地址；基于读取命令和第一地址，将包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个ECC装置中的ECC数据的数据集发送给存储器控制器；以及当用户数据的错误未被存储器控制器基于ECC数据纠正时，在存储器控制器的控制下将不可纠正数据写入所述多个存储器装置和所述至少一个ECC装置中的每个中。
[0008]根据一个实施例，一种存储器系统(存储器系统包括存储器控制器和存储器模块，所述存储器模块包括多个存储器装置和至少一个纠错码(ECC)装置)的操作方法包括：通过
存储器控制器从存储器模块读取数据集；通过存储器控制器纠正数据集的错误；当数据集的错误未被纠正时，通过存储器控制器将不可纠正命令发送给存储器模块；以及响应于不可纠正命令，通过存储器模块将不可纠正数据写入所述多个存储器装置和所述至少一个ECC装置中的每个中。包括存储在所述多个存储器装置和所述至少一个ECC装置中的每个中的不可纠正数据的不可纠正数据集包括不可被存储器控制器的纠错操作纠正的错误。
[0009]根据一个实施例，一种存储器装置包括存储器单元阵列、感测放大器和写入驱动器以及不可纠正数据生成器，所述存储器单元阵列包括多个存储器单元，所述感测放大器和写入驱动器从存储器单元阵列的所述多个存储器单元读取第一数据或将第二数据写入存储器单元阵列的所述多个存储器单元中，所述不可纠正数据生成器响应于来自外部存储器控制器的写入命令和警报信号而生成不可纠正数据。不可纠正数据通过感测放大器和写入驱动器写入所述多个存储器单元中，并且在接收写入命令时，警报信号通过外部存储器控制器维持在低电平。
附图说明
[0010]通过参照附图详细描述本公开的实施例，本公开的以上和其他方面将变得清楚，在附图中：
[0011]图1是示出根据本公开的实施例的存储器系统的框图；
[0012]图2是示出图1的存储器模块的框图；
[0013]图3是用于描述存储在图2的存储器模块中的数据集的示图；
[0014]图4是用于描述将中毒位写入存储器模块中的操作的示图；
[0015]图5是示出图1的存储器系统的操作的流程图；
[0016]图6是用于描述根据图5的流程图的操作的示图；
[0017]图7A和7B是示出不可纠正数据集的实施例的示图；
[0018]图8是示出包括在图2的存储器模块中的一个存储器装置的框图；
[0019]图9是示出存储器装置的写入操作的时序图；
[0020]图10是示出图8的第一存储器装置的操作的时序图；
[0021]图11是用于描述根据图10的时序图的第一存储器装置的操作的示图；
[0022]图12是示出图8的第一存储器装置的操作的时序图；
[0023]图13是示出图1的存储器系统的操作的流程图；
[0024]图14是示出图13的操作S231和操作S232的时序图；
[0025]图15是示出图1的存储器系统的操作的流程图；
[0026]图16是示出图1的存储器系统的操作的流程图；
[0027]图17是示出根据本公开的实施例的存储器系统被应用到的计算机系统的示图；以及
[0028]图18是示出根据本公开的实施例的存储器系统被应用到的数据中心的框图。
具体实施方式
[0029]下面，参照附图详细描述本公开的实施例。
[0030]图1是示出根据本公开的实施例的存储器系统的框图。参照图1，存储器系统100可
包括存储器模块110和存储器控制器120。在一个实施例中，存储器系统100可以是被配置为处理各种信息并且存储已处理的信息处理装置(例如，个人计算机(PC)、膝上型计算机、服务器、工作站、智能电话、平板PC、数码相机和黑匣子(black box))中的一者。
[0031]存储器模块110可被配置为在存储器控制器120的控制下存储数据或输出已存储的数据。例如，存储器模块110可被配置为通过命令/地址线CA从存储器控制器120接收命令信号，通过单独的线从存储器控制器120接收控制信号CTRL，并且响应于接收的信号通过数据线DQ输出数据信号或响应于接收的信号存储接收的数据信号。
[0032]在一个实施例中，存储器模块110可包括多个存储器装置。存储器模块110可具有双列直插式存储器模块(DIMM)的结构。下面，为了容易地描述本公开的实施例，假设存储器模块110是支持纠错码(ECC)功能的寄存式DIMM(RDIMM)。然而，本公开不限于此。例如，存储器模块110或双列直插式存储器模块可根据实现方式以各种结构(诸如，无缓冲DIMM(UDIMM)、寄存式DIMM(RDIMM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制器的操作方法，存储器控制器被配置为控制包括多个存储器装置和至少一个纠错码装置的存储器模块，所述操作方法包括：基于读取命令和第一地址读取数据集，数据集包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个纠错码装置中的纠错码数据；以及基于用户数据的错误未基于纠错码数据被纠正，将不可纠正数据写入存储区域中，存储区域被包括在所述多个存储器装置和所述至少一个纠错码装置中的每个中并且与第一地址对应。2.根据权利要求1所述的操作方法，其中，写入不可纠正数据的步骤包括：将写入命令发送给存储器模块，并且在写入命令被传送时将警报信号维持在低电平。3.根据权利要求1所述的操作方法，其中，写入不可纠正数据的步骤包括：将写入命令发送给存储器模块；以及在从传送写入命令的时间点经过写入延迟时间之后，将警报信号维持在低电平。4.根据权利要求1至权利要求3中任意一项所述的操作方法，其中，写入不可纠正数据的步骤包括：将模式寄存器写入命令发送给存储器模块；以及将写入模式命令发送给存储器模块。5.根据权利要求4所述的操作方法，其中，响应于模式寄存器写入命令，设置所述多个存储器装置和所述至少一个纠错码装置中的每个的模式寄存器。6.根据权利要求4所述的操作方法，其中，写入不可纠正数据的步骤还包括：在将模式寄存器写入命令发送给存储器模块之前，将模式寄存器读取命令发送给存储器模块；以及从存储器模块接收模式寄存器信息，其中，基于模式寄存器信息与不可纠正数据不对应，将模式寄存器写入命令提供给存储器模块。7.根据权利要求1所述的操作方法，其中，读取命令是用于包括在读取
‑
修改
‑
写入操作中的读取操作的命令。8.根据权利要求1所述的操作方法，其中，在未将不可纠正数据发送给存储器模块的情况下，执行不可纠正数据的写入。9.根据权利要求1所述的操作方法，其中，包括所述多个存储器装置和所述至少一个纠错码装置中的每个的不可纠正数据的不可纠正数据集包括不可被存储器控制器的纠错操作纠正的错误。10.根据权利要求1所述的操作方法，其中，不可纠正数据的所有位值都是“1”。11.一种存储器模块的方法，存储器模块包括多个存储器装置和至少一个纠错码装置，所述方法包括：从存储器控制器接收读取命令和第一地址；基于读取命令和第一地址，将包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个纠错码装置中的纠错码数据的数据集发送给存储器控制器；以及基于用户数据的错误未被存储器控制器基于纠错码数据纠正，在存储器控制器的控制下将不可纠正数据写入所述多个存储...

【专利技术属性】
技术研发人员：金大正，高兑京，金南亨，金度翰，徐德浩，李浩荣，崔仁寿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：