磁隧道结制备工艺中的漏电检测单元及方法技术

本发明专利技术提供了一种磁隧道结制备工艺中的漏电检测单元及方法，漏电检测单元包括设置在同一金属层的电容矩阵；所述电容矩阵包括间隔的多列电容极块，每相邻两列电容极块为一组，同组中不同列的电容极块数量相同且两两对应设置；同列电容极块串联，同组中不同列的串联电容极块分别连接有不同的电极块。方法，包括采用上述的磁隧道结制备工艺中的漏电检测单元，通过探针与不同列电容极块连接的两个电极块接触测量电阻值；若测得的电阻值为无穷大则表示不存在漏电且相邻线条间的距离足够；反之则表示线条间有接触或者相邻线条距离不足导致器件击穿，需要调整距离。本发明专利技术可通过检测电阻值的方式进行漏电测试，检验工艺情况。检验工艺情况。检验工艺情况。

【技术实现步骤摘要】
磁隧道结制备工艺中的漏电检测单元及方法


[0001]本专利技术涉及集成电路中磁性电子器件检测
，特别涉及一种磁隧道结制备工艺中的漏电检测单元及方法。

技术介绍

[0002]研究发现，在具有自旋轨道矩效应(spinorbittorque，sot)的材料中通入电流时，会在材料的界面处产生自旋极化的自旋电流，该自旋电流可以用于翻转纳米磁铁，例如磁性隧道结MTJ中的自由层。该技术要求在磁隧道结的自由层下方增加一条重金属薄膜(铂、钽、钨)，流经重金属薄膜的电流能够引发力矩足以驱动自由层的磁化翻转。MRAM的写入操作通过磁隧道结中自由层的磁化翻转来实现。临界翻转电流越低，自选轨道矩的翻转效率越高，需要的写入电流越小。写入电流的大小可随工艺尺寸的缩小而缩小。在MRAM的在集成电路的流片工艺中，光刻机的精度决定了芯片的上限。从小规模集成电路发展到今天的百万芯片，其中单个元件特征尺寸的减小起到了重要的推动作用。这得益于被称为光刻的图形化工艺和多层连线技术的极大提高。在光刻精度可达到的基础上，如果线条间距离过近，通入电流时也会因电荷的积累，导致击穿，进而导致MRAM性能失效。本专利技术设计了一种可监控MRAM制备领域，在磁隧道结制备工艺中的漏电检测单元，通过简单的漏电单元测试金属线条是否有漏电，如没有漏电，则表明该设计既符合光刻机的精度和不至于线条距离不足导致击穿，间接反馈了光刻工艺。
[0003]MRAM的写入操作通过磁隧道结中自由层的磁化翻转来实现。临界翻转电流越低，自选轨道矩的翻转效率越高，需要的写入电流越小。写入电流的减小可通过降低单器件尺寸来实现。集成电路的流片工艺中，光刻的精度对于单器件尺寸起到决定性作用。版图设计时，基于光刻机的精度，在设备精度有一定冗余的前提下，会尽可能将线条的宽度及线条间间距接近设备极限来减小单器件尺寸，从而降低芯片功耗、提高性能。但光刻的工艺流程复杂，特征图形尺寸、对准容限、晶圆表面情况和光刻层数等都会影响到光刻工艺的难易程度和每一步骤的工艺，导致光刻的稳定性发生浮动。一旦一种光刻工艺被建立，是极少改变的。因此，对于光刻的监控，尤其是对光刻极限精度的监控尤为重要。在光刻精度可达到的基础上，如相邻的线条距离不足，使得电荷的积累导致击穿，也会导致整个器件性能失效，致使整个流片过程失败。

技术实现思路

[0004]为了解决上述技术问题，本专利技术提供了一种磁隧道结制备工艺中的漏电检测单元，包括设置在同一金属层的电容矩阵；所述电容矩阵包括间隔的多列电容极块，每相邻两列电容极块为一组，同组中不同列的电容极块数量相同且两两对应设置；同列电容极块串联，同组中不同列的串联电容极块分别连接有不同的电极块。
[0005]可选的，所述电容矩阵的多列电容极块间隔排列成方形矩阵。
[0006]可选的，所述电容极块为方形且所有电容极块尺寸相同；所述电极块的尺寸相同。
[0007]可选的，所述电容极块为方形且尺寸范围为1μm
‑
20μm。
[0008]可选的，所述电极块的尺寸范围为1μm
‑
200μm。
[0009]可选的，所述电容极块的不同列之间的间距为1μm
‑
90μm。
[0010]可选的，所述电容极块的同列串联连接采用尺寸范围为1μm
‑
10μm的互连线。
[0011]可选的，通过探针与不同列电容极块连接的两个电极块接触测量电阻值；若测得的电阻值为无穷大则表示不存在漏电且相邻线条间的距离足够；反之则表示线条间有接触或者相邻线条距离不足导致器件击穿，需要调整距离。
[0012]可选的，所述电阻值采用数字万用表的测电阻模式进行测量。
[0013]本专利技术还提供了一种磁隧道结制备工艺中的漏电检测方法，包括采用上述的磁隧道结制备工艺中的漏电检测单元，通过探针与不同列电容极块连接的两个电极块接触测量电阻值；若测得的电阻值为无穷大则表示不存在漏电且相邻线条间的距离足够；反之则表示线条间有接触或者相邻线条距离不足导致器件击穿，需要调整距离。
[0014]本专利技术中的电容矩阵包括间隔的多列电容极块，电容极块为电容单极模块，即电容阳极板或者阴极板，同一列的电容极块极性相同，同组中不同列的电容极块极性不同，与同一电极块连接的所有列的电容极块极性相同，与不同电极块连接的电容极块列极性不同；组成同一电容的两个电容极块分别与不同的电极块连接，即不能让同一电容的两个电容极块发生短路，相反同一电容的两个电容极块呈断路状态，检测时，用万用表如数字万用表的测电阻模式，将两探针分别扎在电极块pad1和电极块pad2上测试得到电阻，断路电阻为无穷大才是正常的，若发生短路或者击穿，就会造成测量显示的电阻为零或者存在一定的电阻值读数，表示产品不合格，其制造工艺存在问题。本专利技术可在需要监控的任意金属层中的任意版图位置加入上述漏电检测单元的图形结构。检测电阻值的方式进行漏电测试，如果测得的电阻值为无穷大则表明没有漏电产品合格，工艺正确无误。并且光刻的线条及线条间的工艺都是可以满足的，该漏电检测单元工艺是可靠的。
[0015]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
[0016]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
附图说明
[0017]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：
[0018]图1为本专利技术实施例中一种磁隧道结制备工艺中的漏电检测单元示意图；
[0019]图2为本专利技术的磁隧道结制备工艺中的漏电检测单元实施例中的电容极块排列与连接示意图；
[0020]图3为使用本专利技术的磁隧道结制备工艺中的漏电检测单元实施例的MTJ膜层截面示意图。
[0021]图中：1
‑
电容极块，2
‑
第一电极块，3
‑
第二电极块，4
‑
互连线。
具体实施方式
[0022]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0023]如图1
‑
2所示，本专利技术实施例提供了一种磁隧道结制备工艺中的漏电检测单元，包括设置在同一金属层的电容矩阵；所述电容矩阵包括间隔的多列电容极块1，每相邻两列电容极块1为一组，例如图1所示第1列和第2列为第一组，第3列和第4列为第二组，第5列和第6列为第三组，第7列和第8列为第四组，第9列和第10列为第五组，同组中不同列的电容极块数量相同且两两对应设置，如图1所示各组中由两个含7个电容极块的列，同组中如第一组第1列的7个电容极块和第2列的7个电容极块相互对应设置，第二组第3列的7个电容极块和第4列的7个电容极块相互对应设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种磁隧道结制备工艺中的漏电检测单元，其特征在于，包括设置在同一金属层的电容矩阵；所述电容矩阵包括间隔的多列电容极块，每相邻两列电容极块为一组，同组中不同列的电容极块数量相同且两两对应设置；同列电容极块串联，同组中不同列的串联电容极块分别连接有不同的电极块。2.根据权利要求1所述的磁隧道结制备工艺中的漏电检测单元，其特征在于，所述电容矩阵的多列电容极块间隔排列成方形矩阵。3.根据权利要求1所述的磁隧道结制备工艺中的漏电检测单元，其特征在于，所述电容极块为方形且所有电容极块尺寸相同；所述电极块的尺寸相同。4.根据权利要求1所述的磁隧道结制备工艺中的漏电检测单元，其特征在于，所述电容极块为方形且尺寸范围为1μm
‑
20μm。5.根据权利要求1所述的磁隧道结制备工艺中的漏电检测单元，其特征在于，所述电极块的尺寸范围为1μm
‑
200μm。6.根据权利要求1所述的磁隧道结制备工艺中的漏电检测单元，其特征在于，所述电容极块的不同列之间的间距为...

【专利技术属性】
技术研发人员：吕术勤，刘宏喜，陈文静，曹凯华，王戈飞，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：