一种防静电MOS晶圆及其制备方法技术

本发明专利技术实施例提供一种防静电MOS晶圆，包括基底，其特征在于，还包括左、右间隔分布的两根金属电极；器件层包括中间的MOS管区、以及两侧的器件绝缘层；中间层上还设置有两个中间绝缘层；硅衬底层的顶部设置有左右分布的第一导电类型层和第二导电类型层；两根金属电极的底端分别与第一导电类型层和第二导电类型层相接触；金属电极的顶部贯穿器件绝缘层的上表面，且金属电极从中间绝缘层的中部贯穿。通过本技术方案，可将静电防护二极管制备于硅衬底，在硅衬底构成一个PN结，其可对后续工艺中在器件层中制备的MOS电路进行静电防护。在器件层中制备的MOS电路进行静电防护。在器件层中制备的MOS电路进行静电防护。

【技术实现步骤摘要】
一种防静电MOS晶圆及其制备方法


[0001]本专利技术涉及晶圆制造
，尤其涉及一种防静电MOS晶圆及其制备方法。

技术介绍

[0002]静电是一种处于静止状态的电荷。当带静电物体接触零电位物体(接地物体)或与其有电位差的物体时都会发生电荷转移，产生的现象称为静电放电。
[0003]MOS即MOSFET缩写，全称为金属氧化膜绝缘栅型场效应管，是一种简单好用，接近理想的电压控制电流源电晶体，它具开关速度快、高频率性能好，输入阻抗高、驱动功率小、热稳定、性优良、全工作区宽、工作线性度高等等特点，在各类中小功率开关电路中应用极为广泛。
[0004]在实现本专利技术过程中，专利技术人发现现有技术中至少存在如下问题：
[0005]由于MOS管自身的输入电阻很高，而栅
‑
源极间电容又十分小，所以极易受外界电磁场或静电的感应而带电，又因在静电较强的场合难于泄放电荷，从而引起静电击穿。因此，如何实现一种能够防静电的MOS晶圆及其制备方法，以便使后续工艺中在其器件层中制备的MOS电路也能够得到可靠的静电防护，是需要解决的问题。

技术实现思路

[0006]本专利技术实施例提供一种防静电MOS晶圆及其制备方法，用以解决现有技术中MOS管容易出现静电击穿的问题。
[0007]为达到上述目的，一方面，本专利技术实施例提供一种防静电MOS晶圆，包括自下而上层叠设置的硅衬底层、第一绝缘层、中间层、第二绝缘层和器件层，还包括左、右间隔分布的两根金属电极；所述器件层包括位于中部的MOS管区、以及位于所述MOS管区两侧的器件绝缘层；所述中间层上还设置有左、右间隔分布的两个中间绝缘层；所述硅衬底层的顶部设置有沿左右分布的第一导电类型层和与所述第一导电类型层相接触的第二导电类型层；所述两根金属电极的底端分别与所述第一导电类型层和所述第二导电类型层相接触；所述金属电极的顶部贯穿所述器件绝缘层的上表面，且所述金属电极从所述中间绝缘层的中部贯穿。
[0008]另一方面，本专利技术实施例还提供一种防静电MOS晶圆的制备方法，包括：制备MOS晶圆基底，所述晶圆基底包括自下而上层叠设置的硅衬底层、第一绝缘层、中间层、第二绝缘层和器件层；在所述器件层的中部划定MOS管区的范围；将所述器件层上位于所述MOS管区两侧的区域氧化为器件绝缘层；在所述器件绝缘层上选定上沟槽起始区域；从所述上沟槽起始区域向下刻蚀上沟槽，直至抵达所述中间层的顶面；通过所述上沟槽，将所述中间层的位于所述上沟槽正下方的部分氧化为中间绝缘层；在所述中间绝缘层上选定下沟槽起始区域，并使所述下沟槽起始区域的两侧均不接触所述中间层；从所述下沟槽起始区域向下刻蚀下沟槽，直至抵达所述硅衬底层的顶面；通过位于左侧的所述下沟槽，在所述硅衬底层的左侧顶部区域制备第一导电类型层；通过位于右侧的所述下沟槽，在所述硅衬底层的右侧
顶部区域制备第二导电类型层；在所述上沟槽内和所述下沟槽内制备金属电极。
[0009]上述技术方案具有如下有益效果：
[0010]本技术方案中，通过在MOS的硅衬底中注入硼,砷离子,采用高温退火技术控制横向扩散,形成与绝缘层相接触的载流子储存区，将静电防护二极管制备于硅衬底，在硅衬底中构成一个PN结，其可对后续工艺中在器件层中制备的MOS电路进行静电防护。后续MOS的制备不会对硅衬底中的PN结产生影响，当静电发生时，中间层可阻断PN结泄放的电流从而屏蔽其对MOS的影响，从而可有效解决MOS的防静电器件的耐压问题。
附图说明
[0011]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1是本专利技术实施例一种防静电MOS晶圆的结构示意图；
[0013]图2是本专利技术具体实例中在MOS晶圆基底上制备硬质掩膜层的示意图；
[0014]图3是本专利技术具体实例中刻蚀硬质掩膜层的示意图；
[0015]图4是本专利技术具体实例中制备器件绝缘层的示意图；
[0016]图5是本专利技术具体实例中涂覆化学保护试剂的示意图；
[0017]图6是本专利技术具体实例中刻蚀上沟槽的示意图；
[0018]图7是本专利技术具体实例中制备中间绝缘层的示意图；
[0019]图8是本专利技术具体实例中去除硬质掩膜层的示意图；
[0020]图9是本专利技术具体实例中刻蚀下沟槽的示意图；
[0021]图10是本专利技术具体实例中制备第一导电类型层的示意图；
[0022]图11是本专利技术具体实例中制备第二导电类型层的示意图；
[0023]附图标号：100、硅衬底层；200、第一绝缘层；300、中间层；400、第二绝缘层；500、器件层；501、MOS管区；502、器件绝缘层；600、硬质掩膜层；601、硬质掩膜层区间；701、上沟槽；702、下沟槽；801、化学保护试剂层；900、中间绝缘层；1001、第一导电类型层；1002、第二导电类型层；1100、金属电极。
具体实施方式
[0024]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0025]如图1所示，本专利技术实施例提供一种防静电MOS晶圆，包括基底(基底包括硅衬底层100、第一绝缘层200、中间层300、第二绝缘层400和器件层500)，还包括左、右间隔分布的两根金属电极1100；器件层500包括位于中部的MOS管区501、以及位于MOS管区501两侧的器件绝缘层502；中间层300上还设置有左、右间隔分布的两个中间绝缘层900，且两个中间绝缘层900均不与中间层300的左侧边和右侧边接触，；硅衬底层100的顶部设置有沿左右分布的
第一导电类型层1001和与第一导电类型层1001相接触的第二导电类型层1002第一导电类型层1001和第二导电类型层1002在中间层300的中间位置相接触；两根金属电极1100的底端分别与第一导电类型层1001和第二导电类型层1002相接触；金属电极1100的顶部贯穿器件绝缘层502的上表面，且金属电极1100从中间绝缘层900的中部贯穿。
[0026]进一步的，防静电MOS晶圆包括左右分隔布置的两个沟槽；金属电极1100填充于沟槽内；沟槽包括上沟槽701和连接于上沟槽701底端的下沟槽702；上沟槽701贯穿器件绝缘层502和第二绝缘层400；下沟槽702贯穿中间绝缘层900和第一绝缘层200。中间绝缘层900位于上沟槽701底部，
[0027]在该防静电MOS晶圆中，基底可采用双埋层SOI基底形式，即，硅衬底层100为未掺杂硅衬底，第一绝缘层200为氧化硅层，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防静电MOS晶圆，包括自下而上层叠设置的硅衬底层(100)、第一绝缘层(200)、中间层(300)、第二绝缘层(400)和器件层(500)，其特征在于，还包括左、右间隔分布的两根金属电极(1100)；所述器件层(500)包括位于中部的MOS管区(501)、以及位于所述MOS管区(501)两侧的器件绝缘层(502)；所述中间层(300)上还设置有左、右间隔分布的两个中间绝缘层(900)；所述硅衬底层(100)的顶部设置有沿左右分布的第一导电类型层(1001)和与所述第一导电类型层(1001)相接触的第二导电类型层(1002)；所述两根金属电极(1100)的底端分别与所述第一导电类型层(1001)和所述第二导电类型层(1002)相接触；所述金属电极(1100)的顶部贯穿所述器件绝缘层(502)的上表面，且所述金属电极(1100)从所述中间绝缘层(900)的中部贯穿。2.如权利要求1所述的防静电MOS晶圆，其特征在于，所述防静电MOS晶圆包括左右分隔布置的两个沟槽；所述金属电极(1100)填充于所述沟槽内；所述沟槽包括上沟槽(701)和连接于所述上沟槽(701)底端的下沟槽(702)；所述上沟槽(701)贯穿所述器件绝缘层(502)和所述第二绝缘层(400)；所述下沟槽(702)贯穿所述中间绝缘层(900)和所述第一绝缘层(200)。3.一种防静电MOS晶圆的制备方法，其特征在于，包括：制备MOS晶圆基底，所述晶圆基底包括自下而上层叠设置的硅衬底层、第一绝缘层、中间层、第二绝缘层和器件层；在所述器件层的中部划定MOS管区的范围；将所述器件层的位于所述MOS管区两侧的区域氧化为器件绝缘层；在所述器件绝缘层上选定上沟槽起始区域；从所述上沟槽起始区域向下刻蚀上沟槽，直至抵达所述中间层的顶面；通过所述上沟槽，将所述中间层的位于所述上沟槽正下方的部分氧化为中间绝缘层；从所述中间绝缘层向下刻蚀下沟槽，直至抵达所述硅衬底层的顶面，并使所述下沟槽的两侧壁均位于所述中间绝缘层的内侧；通过位于左侧的所述下沟槽，在所述硅衬底层的左侧顶部区域制备第一导电类型层；通过位于右侧的所述下沟槽，在所述硅衬底层的右侧顶部区域制备第二导电类型层；在所述上沟槽内和所述下沟槽内制备金属电极。4.如权利要求...

【专利技术属性】
技术研发人员：刘道国，
申请(专利权)人：深圳市尚鼎芯科技有限公司，
类型：发明
国别省市：