一种半导体结构及其制备方法技术

本发明专利技术公开了一种半导体结构及其制备方法。本发明专利技术通过增设并联的二极管与电容器组成的等离子体消除组件、并电连接至待保护器件以及相应衬垫，在进行半导体结构后段的各金属层以及各绝缘层的膜层制备过程中，在有等离子体通过相应衬垫到达所述待保护器件前，通过所述电容器对电荷进行存储、经过所述二极管后对电荷进行释放，可以有效防止等离子体对所述待保护器件的损害，从而消除等离子引入损害造成的测量误差。测量误差。测量误差。

【技术实现步骤摘要】
一种半导体结构及其制备方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种半导体结构及其制备方法。

技术介绍

[0002]在晶圆的生产过程中，前段工艺的器件结构会受到后段工艺中的等离子体的损害，影响其性能，造成量测不准。
[0003]如图1所示，在晶圆的生产过程中，在衬底10上完成作为电阻使用的高阻多晶硅(HR Poly)结构11制备的前段工艺后，在进行后段的第一金属层121、第二金属层122、
…
、顶层金属层12m，以及第一绝缘层131、第二绝缘层132、
…
、顶层绝缘层13n等制备过程中，等离子体会损害高阻多晶硅结构11，影响高阻多晶硅结构11的性能，造成量测不准。为清楚说明本专利技术，以下给出本专利技术中部分技术名词的定义。其中，金属层与有源区或多晶硅之间的绝缘层上的开孔定义为接触孔(CT)，用于使金属层与有源区或多晶硅之间形成接触；金属层之间的绝缘层上的开孔定义为通孔(VIA)，用于连接相应的金属层。
[0004]现有的高阻多晶硅结构的等效电路图如图2所示，其版图如图3所示。现有的高阻多晶硅结构21的两端分别通过金属线22和接触孔23接到不同的衬垫Pad1、Pad2。为方便示意，图3中金属线22以透视效果以示意其下的接触孔23及高阻多晶硅结构21。因受到后段工艺等离子体的影响，高阻多晶硅结构21会遭到等离子引入损害，有大量的样品的电阻分布超过规格上限，从而使量测不准。
[0005]因此，如何防止高阻多晶硅结构受等离子体损害，从而消除等离子引入损害造成的测量误差，是目前亟待解决的技术问题。

技术实现思路

[0006]本专利技术所要解决的技术问题是，提供一种半导体结构及其制备方法，能有效防止高阻多晶硅结构受等离子体损害，从而消除等离子引入损害造成的测量误差。
[0007]为解决上述问题，本专利技术一实施例提供了一种半导体结构，包括：待保护器件，所述待保护器件的两端分别电连接至相应的衬垫；以及至少一等离子体消除组件，所述等离子体消除组件电连接至所述待保护器件以及相应衬垫；其中，在有等离子体通过相应衬垫到达所述待保护器件前，通过所述等离子体消除组件对电荷进行储存后释放，以防止等离子体对所述待保护器件的损害。
[0008]在一些实施例中，所述等离子体消除组件包括：二极管，所述二极管的阴极电连接至所述待保护器件以及相应衬垫；以及电容器，所述电容器的第一极板电连接至所述待保护器件以及相应衬垫；所述二极管的阳极电连接至所述电容器的第二极板，从而所述二极管与所述电容器形成并联结构，以在有等离子体通过相应衬垫到达所述待保护器件前，通过所述电容器对电荷进行存储、经过所述二极管后对电荷进行释放，以防止等离子体对所述待保护器件的损害。
[0009]为解决上述问题，本专利技术一实施例还提供了一种半导体结构制备方法，包括：提供
一衬底，所述衬底上形成有P阱区；于所述P阱区上形成待保护器件以及至少一等离子体消除组件；将所述待保护器件的两端分别电连接至相应的衬垫，将所述等离子体消除组件电连接至所述待保护器件以及相应衬垫，从而在有等离子体通过相应衬垫到达所述待保护器件前，通过所述等离子体消除组件对电荷进行储存后释放，以防止等离子体对所述待保护器件的损害。
[0010]本专利技术通过增设并联的二极管与电容器组成的等离子体消除组件、并电连接至待保护器件以及相应衬垫，在进行半导体结构后段的各金属层以及各绝缘层的膜层制备过程中，在有等离子体通过相应衬垫到达所述待保护器件前，通过所述电容器对电荷进行存储、经过所述二极管后对电荷进行释放，可以有效防止等离子体对所述待保护器件的损害，从而消除等离子引入损害造成的测量误差。
附图说明
[0011]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0012]图1为晶圆部分膜层剖视图；
[0013]图2为现有的高阻多晶硅结构的等效电路图；
[0014]图3为图2所示高阻多晶硅结构的版图；
[0015]图4为本专利技术一实施例提供的半导体结构的等效电路图；
[0016]图5为本专利技术一实施例提供的半导体结构的版图；
[0017]图6为本专利技术一实施例提供的半导体结构制备方法的步骤示意图；
[0018]图7A～图7D为本专利技术一实施例提供的半导体结构制备方法的主要步骤形成的器件结构示意图。
具体实施方式
[0019]下面将结合附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0020]本专利技术提供了一种半导体结构，包括：待保护器件以及至少一等离子体消除组件；所述待保护器件的两端分别电连接至相应的衬垫；所述等离子体消除组件电连接至所述待保护器件以及相应衬垫。在有等离子体通过相应衬垫到达所述待保护器件前，通过所述等离子体消除组件对电荷进行储存后释放，以防止等离子体对所述待保护器件的损害。
[0021]在一些实施例中，所述待保护器件的两端分别设置有一所述等离子体消除组件，从而在所述待保护器件的两端同时防止等离子体对所述待保护器件的损害。
[0022]在一些实施例中，所述等离子体消除组件包括：二极管以及电容器；所述二极管的阴极电连接至所述待保护器件以及相应衬垫；所述电容器的第一极板电连接至所述待保护器件以及相应衬垫；所述二极管的阳极电连接至所述电容器的第二极板，从而所述二极管
与所述电容器形成并联结构，以在有等离子体通过相应衬垫到达所述待保护器件前，通过所述电容器对电荷进行存储、经过所述二极管后对电荷进行释放，以防止等离子体对所述待保护器件的损害。本实施例对二极管以及电容器的材质、形式、尺寸及规格不做限制。
[0023]请参阅图4，其为本专利技术一实施例提供的半导体结构的等效电路图。如图4所示，本实施例所述的半导体结构40包括：待保护器件41以及第一等离子体消除组件421与第二等离子体消除组件422。所述待保护器件41的第一端通过金属线49电连接至第一衬垫Pad1，所述待保护器件41的第二端通过金属线49电连接至第二衬垫Pad2。所述第一等离子体消除组件421通过金属线49电连接至所述待保护器件41的第一端以及第一衬垫Pad1；所述第二等离子体消除组件422通过金属线49电连接至所述待保护器件41的第二端以及第二衬垫Pad2。在有等离子体通过第一衬垫Pad1到达所述待保护器件41前，通过所述第一等离子体消除组件421对电荷进行储存后释放；在有等离子体通过第二衬垫Pad2到达所述待保护器件41前，通过所述第二等离子体消除组件422对电荷进行储存后释放；从而可以有效防止等离子体对所述待保护本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：待保护器件，所述待保护器件的两端分别电连接至相应的衬垫；以及至少一等离子体消除组件，所述等离子体消除组件电连接至所述待保护器件以及相应衬垫；其中，在有等离子体通过相应衬垫到达所述待保护器件前，通过所述等离子体消除组件对电荷进行储存后释放，以防止等离子体对所述待保护器件的损害。2.如权利要求1所述的半导体结构，其特征在于，所述待保护器件的两端分别设置有一所述等离子体消除组件。3.如权利要求1所述的半导体结构，其特征在于，所述等离子体消除组件包括：二极管，所述二极管的阴极电连接至所述待保护器件以及相应衬垫；以及电容器，所述电容器的第一极板电连接至所述待保护器件以及相应衬垫；所述二极管的阳极电连接至所述电容器的第二极板，从而所述二极管与所述电容器形成并联结构，以在有等离子体通过相应衬垫到达所述待保护器件前，通过所述电容器对电荷进行存储、经过所述二极管后对电荷进行释放，以防止等离子体对所述待保护器件的损害。4.如权利要求1所述的半导体结构，其特征在于，所述待保护器件为形成于衬底的P阱区上高阻多晶硅结构。5.如权利要求1所述的半导体结构，其特征在于，所述衬垫为多层金属层叠层结构，所述待保护器件的两端分别通过金属线电连接至相应的衬垫，所述金属线与所述多层金属层叠层结构的任一金属层同层。6.如权利要求1所述的半导体结构，其特征在于，所述半导体结构包括衬底，所述衬底上形成有P阱区，P阱区形成有至少一第一有源区以及至少一第二有源区；所述等离子体消除组件包括二极管和电容器；所述二极管的P区为所述P阱区，所述二极管的N区为形成于所述第一有源区对应区域的第一N型掺杂区；所述电容器的第一极板为形成于所述第二有源区对应区域形成的第二N型掺杂区，所述电容器的介质层为形成于所述第二有源区上的绝缘层，所述电容器的第二极板为形成于所述绝缘层上的导电材料层；所述第一有源区通过第一接触孔以及金属线电连接至所述待保护器件以及相应衬垫，所述导电材料层通过第二接触孔以及金属线电连接至所述待保护器件以及相应衬垫，从而所述二极管与所述电容器形成并联结构以在有等离子体通过相应衬垫到达所述待保护器件前，通过所述电容器对电荷进行存储、经过所述二极管后对电荷进行释放，以防止等离子体对所述待保护器件的损害。7.如权利要求6所述的半导体结构，其特征在于，所述第一N型掺杂区位于所述待保护器件与相应衬垫之间，且所述第一N型掺杂区在所述P阱区上的正投影完全覆盖所述第一有源区；所述第二N型掺杂区位于所述待保护器件的端部并于所述第一N型掺杂...

【专利技术属性】
技术研发人员：曾繁中，宋永梁，高玉珠，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：