一种基于UVM的系统级芯片验证平台及验证方法技术方案

本发明专利技术公开了一种基于UVM的系统级芯片验证方法及平台，其方法包括：搭建UVM仿真测试环境；生成模块文件和测试用例，创建测试通路；进行RTL阶段验证、门级网表阶段验证，进行验证判断；其中，门级网表阶段验证时重载寄存器适配器，将寄存器模型的操作激励序列转化并编码，表征寄存器模型读写操作、地址和值，并存储到存储单元的固定地址区域配合CPU执行固定C代码程序，完成对待验证的系统级芯片中寄存器和存储单元的访问。本发明专利技术在门级网表阶段可以复用RTL阶段的UVM测试用例，而不用重新开发测试用例，极大加快系统级芯片从RTL阶段到门级网表阶段的仿真验证，并有效的降低时间和人力成本。本。本。

【技术实现步骤摘要】
一种基于UVM的系统级芯片验证平台及验证方法


[0001]本专利技术涉及芯片验证
，尤其涉及一种基于UVM的系统级芯片验证平台及验证方法。

技术介绍

[0002]系统级芯片仿真验证是指通过EDA工具，给予芯片激励，模拟芯片实际运行场景，从而找出芯片设计的缺陷，并验证芯片的设计合乎规范或者需求，提高产品的性能。在芯片流片前，进行大量充足的验证能够有效降低芯片流片失败所带来的成本。
[0003]现有系统级芯片验证技术中的一种方式为：通过编写C代码程序，经过编译器编译为CPU可执行的机器码，CPU执行测试代码，配置被测系统级芯片，验证平台控制激励的产生，协调仿真的进行与结束。但是C代码程序无法做到测试用例的随机。因此只能进行直接测试，即给被测系统固定的配置激励。这样为达到完备的覆盖率，就需要花费大量的时间和人力来构建大量的直接测试，影响了项目进度。同时，有些极端的场景是无法通过直接测试构建，这就影响了收集完备的测试覆盖率。而且，由于由CPU执行C程序配置芯片仿真，不容易调试，影响了验证的效率。
[0004]另一方面，现有系统级芯片验证技术可以通过使用基于UVM（Universal Verification Methodology，通用验证方法学）的验证平台，利用通用验证方法学，不仅可以构建随机测试用例，还可采用面向对象的验证设计。但是系统级芯片在门级网表，由于插入了测试链和时间延迟，不能通过CPU模型来访问和配置总线，此外，门级网表阶段需要使用实际的CPU网表和时延做仿真。

技术实现思路
/>[0005]为解决
技术介绍
中存在的技术问题，本专利技术提出一种基于UVM的系统级芯片验证方法及平台，提供系统级芯片从RTL阶段到门级网表阶段可复用的测试用例和覆盖率收敛平台和方法，实现快速收敛验证时间，减少验证人员的工作任务。
[0006]为了更好的理解本专利技术技术方案，对部分名词术语解释如下：IP：Intellectual Property，IP是已经设计完整且经过完备验证的具有某种确定功能的部件，供芯片集成设计人员选用，SOC内一般集成有多个IP内核模块。
[0007]UVM：Universal Verification Methodology，通用验证方法学。
[0008]覆盖率：Coverage，覆盖率是验证完整性和有效性表征的指标之一。
[0009]寄存器模型：Register Model，是UVM对芯片中寄存器抽象的类。
[0010]寄存器适配器：Register Adapter，实现测试用例中通过Register Model对寄存器的读写访问与CPU代理 transaction之间的转换。
[0011]CPU代理：是基于UVM通过虚拟接口（virtualinterface）实现对总线访问功能的抽象模型，实现将抽象的UVM Transaction转换为具体接口总线协议时序。
[0012]DUT: Design Under Test，RTL阶段或者门级网表阶段待验证的设计。
[0013]本专利技术提出一种基于UVM的系统级芯片验证平台，包括：DUT和UVM平台；DUT包括待验证的系统级芯片，该待验证的系统级芯片包括中央处理器单元、多个IP内核模块、存储单元和总线；中央处理器单元、多个IP内核模块、存储单元均连接至总线；UVM平台包括CPU代理、多个IP代理、寄存器适配器、寄存器模型、测试序列库、计分板；CPU代理、多个IP代理均具有可与总线连接的虚拟接口；测试序列库、寄存器模型、寄存器适配器、CPU代理依次连接，计分板与IP代理连接。
[0014]优选地，测试序列库包括多个测试序列，多个测试序列可调用和组合为不同测试用例，并调用寄存器模型形成寄存器操作项；寄存器适配器用于将寄存器操作项中激励序列转换为支持总线协议的抽象类CPU事务；CPU代理用于将上述CPU事务转换为具体总线协议时序，并通过虚拟接口对总线进行访问。
[0015]优选地，CPU代理包括CPU驱动器，通过重载CPU驱动器可实现寄存器适配器重载。
[0016]优选地，计分板包括参考模型，参考模型用于提供参考事务；计分板用于接收IP代理发送的事务，并将该事务与参考模型提供的参考事务进行比对，确定DUT是否存在异常。
[0017]优选地，IP代理用于进行时序信息与事务转换。
[0018]本专利技术还提出一种基于UVM的系统级芯片验证方法，包括：搭建UVM仿真测试环境；生成模块文件和测试用例，创建测试通路；进行RTL阶段验证、门级网表阶段验证，进行验证判断；其中，门级网表阶段验证时重载寄存器适配器，将寄存器模型的操作激励序列转化并编码，表征寄存器模型读写操作、地址和值，并存储到存储单元的固定地址区域配合CPU执行固定C代码程序，完成对待验证的系统级芯片中寄存器和存储单元的访问。
[0019]优选地，重载寄存器适配器具体操作包括：等待CPU执行SYNC，往存储单元的第一地址内写一个预设的任意值；判断激励序列对寄存器的操作类型；若激励序列是对寄存器的写操作，则通过UVM的寄存器模型后门访问将激励序列中的地址和数据对应放到存储单元地址为第三地址和第二地址，等待CPU执行完程序后将处理后的新数据写入第二地址处后，返回等待CPU写SYNC；若激励序列是对寄存器的读操作，则通过UVM的寄存器模型后门访问将激励序列中的地址放到存储单元地址为第一地址，等待CPU从所述第一地址读取数据并执行程序后，将处理后的新数据写进所述第二地址，适配器将所述新数据返回寄存器模型。
[0020]优选地，CPU执行固定C代码程序包括：CPU向第一地址写SYNC，读取第二地址的值OP，如果OP等于NOP，则继续向第一地址写SYNC如果OP值表示总线写操作，则CPU读第三地址所存储的数据，和读取第四地址的数据，执行相应程序后向通过总线以从第三地址所读取的数据为地址写入新数据，返回向第一地址写SYNC；
如果OP值表示总线读操作，则CPU读第三地址所存储的数据，然后以该数据为地址读取该地址处存储的数据，接着将数据写入第四地址，返回向第一地址写SYNC。
[0021]优选地，进行RTL阶段验证包括：新建UVM随机测试用例，UVM随机测试用例通过寄存器模型访问芯片总线，控制芯片中的IP内核模块，实现对各个IP内核模块或其组合的测试，收集覆盖率和通过率。
[0022]优选地，进行门级网表阶段验证包括：重载寄存器适配器；调试CPU执行C程序轮询存储单元的固定地址存储的值，并解码执行相应的总线操作，将总线操作回写存储单元固定地址处；复用或挑选在RTL级阶段的UVM随机测试用例，UVM随机测试用例通过寄存器模型访问芯片总线，控制芯片中的IP内核模块，实现对各个IP内核模块或其组合的测试，收集覆盖率和通过率。
[0023]本专利技术以UVM验证平台为基础，结合CPU执行特殊的C程序，在RTL阶段快速构建随机测试用例并收集覆盖率，以保证测试用例的完备性和系统级芯片的完整与无错性；在门级网表阶段，通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于UVM的系统级芯片验证平台，其特征在于，包括：DUT和UVM平台；DUT包括待验证的系统级芯片，该待验证的系统级芯片包括中央处理器单元、多个IP内核模块、存储单元和总线；中央处理器单元、多个IP内核模块、存储单元均连接至总线；UVM平台包括CPU代理、多个IP代理、寄存器适配器、寄存器模型、测试序列库、计分板；CPU代理、多个IP代理均具有可与总线连接的虚拟接口；测试序列库、寄存器模型、寄存器适配器、CPU代理依次连接，计分板与IP代理连接。2.根据权利要求1所述的基于UVM的系统级芯片验证平台，其特征在于，测试序列库包括多个测试序列，多个测试序列可调用和组合为不同测试用例，并调用寄存器模型形成寄存器操作项；寄存器适配器用于将寄存器操作项中激励序列转换为支持总线协议的抽象类CPU事务；CPU代理用于将上述CPU事务转换为具体总线协议时序，并通过虚拟接口对总线进行访问。3.根据权利要求2所述的基于UVM的系统级芯片验证平台，其特征在于，CPU代理包括CPU驱动器，通过重载CPU驱动器可实现寄存器适配器重载。4.根据权利要求1所述的基于UVM的系统级芯片验证平台，其特征在于，计分板包括参考模型，参考模型用于提供参考事务；计分板用于接收IP代理发送的事务，并将该事务与参考模型提供的参考事务进行比对，确定DUT是否存在异常。5.根据权利要求1所述的基于UVM的系统级芯片验证平台，其特征在于，IP代理用于进行时序信息与事务转换。6.一种基于UVM的系统级芯片验证方法，其特征在于，包括：搭建UVM仿真测试环境；生成模块文件和测试用例，创建测试通路；进行RTL阶段验证、门级网表阶段验证，进行验证判断；其中，门级网表阶段验证时重载寄存器适配器，将寄存器模型的操作激励序列转化并编码，表征寄存器模型读写操作、地址和值，并存储到存储单元的固定地址区域配合CPU执行固定C代码程序，完成对待验证的系统级芯片中寄存器和存储单元的访问。7.根据权利要求6所述的基于UVM的系统级芯片验证方法，其特征在于，重载寄存器适配器具体...

【专利技术属性】
技术研发人员：舒杰敏，杨善宝，
申请(专利权)人：合肥六角形半导体有限公司，
类型：发明
国别省市：