【技术实现步骤摘要】
本专利技术实施例涉及芯片，尤其涉及一种视频压缩电路及芯片。
技术介绍
1、随着芯片技术的发展，人们对芯片的要求越来越高。通常在芯片设计领域和fpga应用领域，高速视频转发需要视频窗口大小压缩的情况时，所使用的算法有两种：临近插值算法和双线性插值算法。而现有的这两种常用的算法通常会造成视频在视觉上的损耗。
2、现有的视频压缩电路对视频的压缩导致视频在视觉上损耗的问题，成为业内亟待解决的技术问题。
技术实现思路
1、本专利技术实施例提供一种视频压缩电路及芯片，以解决视频压缩电路对视频的压缩导致视频在视觉上损耗的问题。
2、为实现上述技术问题，本专利技术采用以下技术方案：
3、本专利技术实施例提供了一种视频压缩电路，包括：视频处理模块，视频处理模块用于将初始视频数据进行分析并与像素进行配对，输出像素计数数据；像素处理模块，与视频处理模块连接，像素处理模块用于将像素计数数据处理为像素矩阵数据；像素矩阵计算模块，与像素处理模块连接，像素矩阵计算模块用于将像素矩阵数据与输入视频窗口的尺寸数据和目标视频窗口的尺寸进行匹配压缩，基于双三次插值算法的精度参数确定矩阵公式的系数，并计算像素值的集合；视频时序转换模块，与像素矩阵计算模块连接，视频时序转换模块用于将像素值的集合转换为连续的像素的目标视频；目标视频的像素数量大于初始视频数据的像素数量。
4、可选的，视频处理模块，包括：
5、视频分析单元和第一缓存单元，视频分析单元与第一缓存单元连接
6、视频分析单元用于将初始视频数据进行分析，并输出1个垂直计数和n个水平计数，初始视频数据每个时钟周期包括n个像素；n为大于1的整数；
7、第一缓存单元用于将1个垂直计数和n个水平计数进行行缓存，并输出像素计数数据，像素计数数据包括1+n个垂直计数和n个水平计数。
8、可选的，像素矩阵计算模块，包括：
9、位置匹配单元，与像素处理模块连接；
10、位置匹配单元用于将像素矩阵数据与初始视频数据的窗口尺寸和目标视频窗口的尺寸进行匹配，确定目标视频的计数关系以及目标视频的像素在初始视频数据的窗口中对应位置的小数值；
11、其中，像素矩阵数据包括（n+1）×（n+1）像素矩阵。
12、可选的，像素矩阵计算模块，还包括：
13、矩阵系数确定单元，与位置匹配单元连接；
14、矩阵系数确定单元用于基于双三次插值算法的精度参数，根据目标视频的像素在初始视频数据的窗口中对应位置的小数值，确定矩阵公式的系数。
15、可选的，像素矩阵计算模块，还包括：
16、像素值确定单元，与像素处理模块和矩阵系数确定单元连接，像素值确定单元用于根据像素矩阵数据和矩阵公式的系数，并进行加权平均计算，输出像素值的集合；其中，像素值的集合包括每个像素的颜色分量值的集合。
17、可选的，位置匹配单元，包括：
18、第一正向计数点子单元和垂直匹配子单元；
19、第一正向计数点子单元与垂直匹配子单元连接，第一正向计数点子单元用于将初始视频数据的高度和目标视频的高度进行匹配；
20、垂直匹配子单元与像素处理模块连接，垂直匹配子单元用于将（n+1）×（n+1）像素矩阵与初始视频数据的高度和目标视频的高度进行匹配，输出目标视频的高度计数以及目标视频的像素在初始视频数据的窗口中对应高度位置的小数值。
21、可选的，位置匹配单元，还包括：第二正向计数点子单元与水平匹配子单元；
22、第二正向计数点子单元与水平匹配子单元连接，第二正向计数点子单元用于将初始视频数据的宽度和目标视频的宽度进行匹配；
23、水平匹配子单元与像素处理模块连接，水平匹配子单元用于将（n+1）×（n+1）像素矩阵与初始视频数据的宽度和目标视频的宽度进行匹配，输出目标视频的宽度计数以及目标视频的像素在初始视频数据的窗口中对应宽度位置的小数值。
24、可选的，位置匹配单元，还包括：
25、垂直循环控制子单元和水平循环控制子单元；
26、垂直循环控制子单元与垂直匹配子单元连接，垂直循环控制子单元用于根据垂直匹配子单元输出的匹配结果，加1后，进入下一个时钟周期输入像素高度位置的匹配；
27、水平循环控制子单元与水平匹配子单元连接，水平循环控制子模块用于根据水平匹配子单元输出的匹配结果，加1后，进入下一个时钟周期输入像素宽度位置的匹配。
28、可选的，视频时序转换模块，包括：
29、缓存fifo写控制单元、行缓存fifo单元和缓存fifo读控制单元；
30、缓存fifo写控制单元与像素值确定单元和位置匹配单元连接，缓存fifo写控制单元用于根据目标视频的时序，将像素值的集合写入；
31、行缓存fifo单元与缓存fifo写控制单元连接，行缓存fifo单元用于对写入的像素值的集合进行行缓存；
32、缓存fifo读控制单元与行缓存fifo单元连接，缓存fifo读控制单元用于将像素值的集合按照目标视频的长度计数和宽度计数之间的关系，重新排列组合成每个时钟周期有n+1个像素的连续的目标视频。
33、根据本专利技术的另一方面，提供一种芯片，包括第一方面任意项的视频压缩电路。
34、本专利技术实施例提供的视频压缩电路通过设置视频处理模块将初始视频数据进行分析并与像素进行配对，生成像素计数数据。并通过像素矩阵计算模块将像素矩阵数据与输入视频窗口的尺寸数据和目标视频窗口的尺寸进行匹配压缩，基于双三次插值算法的精度参数，确定矩阵公式的系数，并计算像素值的集合。支持每个时钟周期n个像素的视频输入和每个时钟周期n+1个 像素的视频输出，支持可配置的视频压缩前后的窗口大小输入，支持双三次插值算法的精度配置。由于像素矩阵计算模块计算得到的矩阵公式的系数更准确，进而改善了对初始视频数据进行压缩后输出的目标视频数据的视觉效果。
本文档来自技高网...【技术保护点】
1.一种视频压缩电路，其特征在于，包括：
2.根据权利要求1所述视频压缩电路，其特征在于，所述视频处理模块，包括：
3.根据权利要求1所述视频压缩电路，其特征在于，所述像素矩阵计算模块，包括：
4.根据权利要求3所述视频压缩电路，其特征在于，所述像素矩阵计算模块，还包括：
5.根据权利要求4所述视频压缩电路，其特征在于，所述像素矩阵计算模块，还包括：
6.根据权利要求3所述视频压缩电路，其特征在于，所述位置匹配单元，包括：
7.根据权利要求6所述视频压缩电路，其特征在于，所述位置匹配单元，还包括：第二正向计数点子单元与水平匹配子单元；
8.根据权利要求7所述视频压缩电路，其特征在于，所述位置匹配单元，还包括：
9.根据权利要求5所述视频压缩电路，其特征在于，所述视频时序转换模块，包括：
10.一种芯片，其特征在于，包括权利要求1至9任一项所述的视频压缩电路。
【技术特征摘要】
1.一种视频压缩电路，其特征在于，包括：
2.根据权利要求1所述视频压缩电路，其特征在于，所述视频处理模块，包括：
3.根据权利要求1所述视频压缩电路，其特征在于，所述像素矩阵计算模块，包括：
4.根据权利要求3所述视频压缩电路，其特征在于，所述像素矩阵计算模块，还包括：
5.根据权利要求4所述视频压缩电路，其特征在于，所述像素矩阵计算模块，还包括：
6.根据权利要求3所述视...
【专利技术属性】
技术研发人员：舒杰敏，汪涛，张磊，汪杰，
申请(专利权)人：合肥六角形半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。