一种串行解串链路的数据对齐方法、装置及断层扫描系统制造方法及图纸

本申请公开了一种串行解串链路的数据对齐方法、装置及断层扫描系统，该方法包括：获取位时钟信号和数据信号；基于所述位时钟信号对所述数据信号进行采样，得到待对齐数据；基于预设校验方法对所述待对齐数据进行数据校验，若校验失败，则对所述待对齐数据进行预设变换，对变换后的待对齐数据再次进行校验，直到校验结果正确；将校验结果正确的数据进行输出。本发明专利技术只需要通过两根传输线来接收位时钟信号和数据信号，并通过数据校验的方式和预设变换方法对数据进行对齐操作，可节约三分之一的硬件资源，能够在确保数据对齐准确性的基础上，降低PCB制板难度、节约制造成本。节约制造成本。节约制造成本。

【技术实现步骤摘要】
一种串行解串链路的数据对齐方法、装置及断层扫描系统


[0001]本专利技术涉及信息通信
，具体涉及一种串行解串链路的数据对齐方法、装置、FPGA系统及计算机断层扫描系统。

技术介绍

[0002]随着数据速率的增加，有关实施并行总线的问题也随之增多。较快总线比较慢总线功耗高，而且由于定时容差的降低，信道数量的增加，布局难度也越来越大。此外，由于如今的设计日益紧凑，板级空间也格外珍贵，大型并行总线会消耗宝贵的PCB基板空间。串行解串器能够降低成本、功耗以及板级空间，可为上述设计挑战提供良好的解决方案。串行解串链路的接收端接收到的信号由三个信号构成：串行数据时钟信号、并行数据时钟信号和数据输入信号，当系统环境(如：温度、电磁干扰)发生变化时，可能会导致串行数据时钟信号发生相位偏移，此时需要对接收到的数据信号进行对齐处理。
[0003]现有对数据信号进行对齐处理的过程为：首先根据串行数据时钟信号(也称位时钟信号)对数据信号进行采样，得到待对齐数据；再通过并行数据时钟信号(也称帧时钟信号)对所述待对齐数据进行对齐操作，使每个数据位被划分在正本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串行解串链路的数据对齐方法，其特征在于，包括；获取位时钟信号和数据信号；基于所述位时钟信号对所述数据信号进行采样，得到待对齐数据；基于预设校验方法对所述待对齐数据进行数据校验，若校验失败，则对所述待对齐数据进行预设变换，并对变换后的待对齐数据再次进行校验，直到校验结果正确；将校验结果正确的数据进行输出。2.根据权利要求1所述的串行解串链路的数据对齐方法，其特征在于，所述基于所述位时钟信号对所述数据信号进行采样，得到待对齐数据，包括：根据所述位时钟信号，将连续两个上升沿之间或连续两个下降沿之间的数据信号作为一个数据位；根据所述数据位得到待对齐数据。3.根据权利要求1所述的串行解串链路的数据对齐方法，其特征在于，基于预设校验方法对所述待对齐数据进行数据校验，若校验失败，则对所述待对齐数据进行预设变换，并对变换后的待对齐数据再次进行校验，直到校验结果正确，包括：对所述待对齐数据进行数据帧划分，得到待验证帧数据，通过预设校验方法对所述待验证帧数据进行数据校验，并得到校验结果；当所述校验结果不正确时，对所述待验证帧数据进行预设变换，并对变换后的待验证帧数据再次进行校验，直到校验结果正确。4.根据权利要求3所述的串行解串链路的数据对齐方法，其特征在于，对所述待对齐数据进行数据帧划分，得到待验证帧数据，包括：根据预设数据帧位数对所述待对齐数据进行划分，得到待验证帧数据；其中，所述预设数据帧位数与数据信号的串化因子相同。5.根据权利要求4所述的串行解串链路的数据对齐方法，其特征在于，对所述待验证帧数据进行预设变换，包括；对所述待验证帧数据进行移位操作...

【专利技术属性】
技术研发人员：程心一，
申请(专利权)人：武汉中科医疗科技工业技术研究院有限公司，
类型：发明
国别省市：