获取逻辑系统设计的数据的方法、电子设备和存储介质技术方案

本申请涉及一种获取逻辑系统的数据的方法、电子设备和非暂态计算机可读存储介质。所述方法包括：接收读取第一逻辑系统设计的目标寄存器的信号的指令，所述第一逻辑系统设计在可编程逻辑器件上实现；确定第一用户数据文件中是否存在目标寄存器的信号的第一映射记录，所述第一用户数据文件保存目标寄存器和可编程逻辑器件中与信号对应的逻辑位置的多个映射记录；响应于第一用户数据文件中不存在第一映射记录，在第一逻辑位置文件中查找与目标寄存器的信号对应的第一逻辑位置；以及在第一用户数据文件中保存目标寄存器的信号和与目标寄存器的信号对应的第一逻辑位置的第一映射关系。采用本方法能够大大提高逻辑系统的数据获取效率。获取效率。获取效率。

【技术实现步骤摘要】
获取逻辑系统设计的数据的方法、电子设备和存储介质


[0001]本申请涉及逻辑系统设计
，特别是涉及一种获取逻辑系统设计的数据的方法、电子设备和存储介质。

技术介绍

[0002]仿真工具(例如，原型验证板或硬件仿真工具(emulator))可以原型化(prototype)并且调试一个包括一个或多个模块的逻辑系统设计。所述逻辑系统设计可以是，例如，用于供专门应用的集成电路(Application Specific Integrated Circuit，简称ASIC)或者片上系统芯片(System
‑
On
‑
Chip，简称SOC)的设计。因此，在仿真工具中被测试的逻辑系统设计又可以称为待测设计(Design Under Test，简称DUT)。仿真工具可以通过一个或多个可配置组件(例如，现场可编程逻辑门阵列(Field Programmable Gate Array，简称FPGA))来仿真该待测设计，包括执行该待测设计的各种操作，从而在制造之前就测试并验证待测设计的各个模块的功能。通过在仿真工具上外接多种外设子卡还可以测试待测设计与各种外设作为一个完整系统进行运行的效果。
[0003]在采用仿真工具对逻辑系统设计进行调试的过程中，通常需要反复读取现场可编程逻辑门阵列上特定触发器(Flip Flop，简称FF)或存储器(Memory Device，简称MEM)中的数值，以确定逻辑系统设计是否正确运行或定位设计是否错误。
[0004]传统技术中，可以通过加载现场可编程逻辑门阵列的逻辑位置文件(Logic Location File，简称LLF，通常由FPGA厂家在芯片逻辑系统设计配置到FPGA的编译实现过程中生成)，根据逻辑位置文件来定位具体的触发器或存储器的位置，从而进行数据读取。然而，采用传统技术中的数据获取方法时，随着逻辑系统设计的规模越来越大，需要加载的逻辑位置文件的尺寸越来越大。并且伴随着FPGA数量的增多，逻辑位置文件的数量也越来越多。

技术实现思路

[0005]基于此，有必要针对上述技术问题，提供一种高效率的获取逻辑系统设计的数据的方法、电子设备和非暂态计算机可读存储介质。
[0006]第一方面，本申请提供了一种获取逻辑系统设计的数据的方法。所述方法包括：接收读取第一逻辑系统设计的目标寄存器的信号的指令，所述第一逻辑系统设计在可编程逻辑器件上实现，所述第一逻辑系统设计包括多个寄存器，所述多个寄存器包括所述目标寄存器；确定第一用户数据文件中是否存在所述目标寄存器的信号的第一映射记录，所述第一用户数据文件保存所述目标寄存器和所述可编程逻辑器件中与所述信号对应的逻辑位置的多个映射记录；响应于所述第一用户数据文件中不存在所述第一映射记录，在第一逻辑位置文件中查找与所述目标寄存器的信号对应的第一逻辑位置，所述第一逻辑位置文件在所述可编程逻辑器件上实现所述第一逻辑系统设计的过程中产生，并且包括与所述多个寄存器分别对应的逻辑位置；以及在所述第一用户数据文件中保存所述目标寄存器的信号
和与所述目标寄存器的信号对应的所述第一逻辑位置的第一映射关系。
[0007]第二方面，本申请还提供了一种电子设备，包括：存储器，用于存储一组指令；以及至少一个处理器，配置为执行所述一组指令以使得所述电子设备执行如第一方面所述的方法。
[0008]第三方面，本申请还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机的一组指令，该组指令用于在被执行时使所述计算机执行如第一方面所述的方法。
[0009]本申请提供的一种获取逻辑系统设计的数据的方法、电子设备和非暂态计算机可读存储介质，通过第一用户数据文件保存目标寄存器和可编程逻辑器件中与信号对应的逻辑位置的多个映射记录，在接收到读取第一逻辑系统设计的目标寄存器的信号的指令的情况下，确定第一用户数据文件中是否存在目标寄存器的信号的第一映射记录，响应于第一用户数据文件中不存在第一映射记录，在第一逻辑位置文件中查找与目标寄存器的信号对应的第一逻辑位置，在第一用户数据文件中保存目标寄存器的信号和与目标寄存器的信号对应的第一逻辑位置的第一映射关系，能够大大提高逻辑系统设计的数据获取效率。
附图说明
[0010]为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0011]图1示出了根据本申请实施例的示例性主机的结构示意图。
[0012]图2示出了根据本申请实施例的仿真系统的示意图。
[0013]图3A示出了根据本申请实施例的待测设计在可编程逻辑器件上实现的过程的示意图。
[0014]图3B示出了根据本申请实施例的用户数据文件的生成过程的示意图。
[0015]图3C示出了根据本申请实施例的用户数据文件的又一生成过程的示意图。
[0016]图4示出了根据本申请实施例提供的一种用于获取逻辑系统设计的数据方法的流程图。
具体实施方式
[0017]如上所述，采用传统技术中的数据获取方法时，随着逻辑系统设计的规模越来越大，需要加载的逻辑位置文件的尺寸越来越大。并且伴随着FPGA数量的增多，逻辑位置文件的数量也越来越多。因此，当用户在调试逻辑系统设计的过程中需要访问目标信号的信号值时，仿真工具需要载入逻辑位置文件来确定该目标信号对应在FPGA中的哪个位置，以读取对应信号值。由于逻辑位置文件的尺寸变大(通常可以达到几十MB)，载入逻辑位置文件需要的时间越来越长，影响了用户在调试逻辑系统设计时的用户体验。逻辑位置文件的数量的增加进一步加剧了上述问题。
[0018]本申请的专利技术人发现，在逻辑系统设计实际的验证和调试过程中，大多数用户在调试过程中仅关注少数的触发器和/或存储器。用户在对芯片逻辑系统设计修改前和修改
后会反复读取比较这几个特定的触发器和/或存储器的值，以验证当前设计是否错误。
[0019]因此，本申请针对现有逻辑系统设计验证过程中的信号读取较为固定的特点，提供了一种高效率的获取逻辑系统设计的数据的方法。本申请实施例中通过采用第一用户数据文件保存第一逻辑系统设计验证过程中用户所需的目标寄存器和可编程逻辑器件中与目标寄存器的信号对应的逻辑位置的多个映射记录，以便于在接收到读取第一逻辑系统设计的目标寄存器的信号的指令的情况下，从第一用户数据文件中查询是否存在目标寄存器的信号的第一映射记录。若第一用户数据文件中存在第一映射记录，则直接从第一用户数据文件中确定出目标寄存器的信号对应的逻辑位置，无需加载大量数据，能够大大提高逻辑系统数据获取效率。若第一用户数据文件中不存在第一映射记录，则可以从第一逻辑位置文件中查找与目标寄存器的信号对应的第一逻辑位置，并在第一用户数据文件中保存目标寄存器的信号和与目标寄存器的信号对应的第一逻辑位置的第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种获取逻辑系统设计的数据的方法，其特征在于，所述方法包括：接收读取第一逻辑系统设计的目标寄存器的信号的指令，所述第一逻辑系统设计在可编程逻辑器件上实现，所述第一逻辑系统设计包括多个寄存器，所述多个寄存器包括所述目标寄存器；确定第一用户数据文件中是否存在所述目标寄存器的信号的第一映射记录，所述第一用户数据文件保存所述目标寄存器和所述可编程逻辑器件中与所述信号对应的逻辑位置的多个映射记录；响应于所述第一用户数据文件中不存在所述第一映射记录，在第一逻辑位置文件中查找与所述目标寄存器的信号对应的第一逻辑位置，所述第一逻辑位置文件在所述可编程逻辑器件上实现所述第一逻辑系统设计的过程中产生，并且包括与所述多个寄存器的信号分别对应的逻辑位置；以及在所述第一用户数据文件中保存所述目标寄存器的信号和与所述目标寄存器的信号对应的所述第一逻辑位置的第一映射关系。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述可编程逻辑器件上实现第二逻辑系统设计时，读取实现所述第二逻辑系统设计时产生的第二逻辑位置文件和所述第一用户数据文件；以及根据所述第二逻辑位置文件和所述第一用户数据文件，生成第二用户数据文件，其中，所述第二逻辑系统设计是由修改所述第一逻辑系统设计得到，所述目标寄存器存在于所述第二逻辑系统设计，所述第二用户数据文件包括与所述目标寄存器的信号对应的第二逻辑位置。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：响应于所述第一用户数据文件中存在所述第一映射记录...

【专利技术属性】
技术研发人员：余天柱，徐立丰，
申请(专利权)人：芯华章科技北京有限公司，
类型：发明
国别省市：