一种采用选择性外延工艺的GaNHEMT器件的制造方法技术

本发明专利技术属于功率半导体技术领域，涉及一种采用选择性外延工艺的GaN HEMT器件的制造方法。该制造方法中，先在Uid

【技术实现步骤摘要】
一种采用选择性外延工艺的GaN HEMT器件的制造方法


[0001]本专利技术属于功率半导体
，具体而言，涉及一种采用选择性外延工艺的GaN HEMT器件的制造方法。

技术介绍

[0002]GaN HEMT(高电子迁移率晶体管)器件在大电流、低功耗、中低压开关器件应用领域具有广阔的应用前景，但由于刻蚀技术等工艺造成的界面损伤，导致产生电流泄漏路径，以至于器件耐压远未达到其理论极限。极化超结技术是提高器件击穿电压的方法之一，在器件关断时，异质界面的2DHG和2DEG被耗尽，留下正负固定电荷构成极化结，缓解栅极边缘电场集中现象，使漂移区内的电场分布更加均匀，提高器件耐压。采用P
‑
GaN栅是实现增强型的主要方法之一。采用刻蚀工艺部分或全部刻蚀P
‑
GaN层可以实现极化结和和增强型的技术，但会造成晶格损伤，降低栅极界面的质量且沟道处电子迁移率降低，使输出特性退化并影响器件的可靠性和稳定性。

技术实现思路

[0003]本专利技术基于GaN HEMT器件应用的需要，提出一种采用选择性外延工艺的GaN HEMT器件的制造方法。先在Uid
‑
GaN层上外延介质并结合光刻、刻蚀工艺形成介质硬掩膜，在此结构上选择性外延生长P
‑
GaN层和P
++
‑
GaN层，不仅实现了P
‑
GaN栅结构，而且为B电极欧姆接触的形成提供了条件，最后实现具有极化结的增强型器件。相较于利用部分或全部刻蚀P
‑r/>GaN层来实现极化结和增强型的技术，本专利技术采用选择性外延工艺，避免了刻蚀工艺引入的晶格损伤，降低界面态密度，减少了其对2DEG迁移率的影响。
[0004]为实现上述专利技术目的，本专利技术的技术方案如下：
[0005]一种采用选择性外延工艺的GaN HEMT器件的制造方法，其特征在于，包括以下步骤：
[0006]步骤1：制备衬底1，在衬底上外延GaN缓冲层2，在GaN缓冲层2上外延GaN沟道层3，在GaN沟道层3上外延AlGaN势垒层4，在AlGaN势垒层4上外延Uid
‑
GaN层5；
[0007]步骤2：采用化学气相淀积工艺，在Uid
‑
GaN层5上淀积介质并进行光刻，将介质的中部刻蚀掉从而在Uid
‑
GaN层5上表面的两端形成硬掩膜61，定义下一步外延生长P
‑
GaN层7的位置；
[0008]步骤3：采用金属有机化学气相淀积工艺，外延P
‑
GaN层7，在器件纵向方向上，P
‑
GaN层7的上表面低于硬掩膜61的上表面；
[0009]步骤4：去除硬掩膜61，其上的P
‑
GaN被一同去除，实现在Uid
‑
GaN层5上选择性外延P
‑
GaN层7；
[0010]步骤5：采用化学气相淀积工艺，在Uid
‑
GaN层5和P
‑
GaN层7上淀积介质并进行光刻，将介质中间间隔的两部分刻蚀掉，从而在Uid
‑
GaN层5上表面的左端、Uid
‑
GaN层5上表面的中部且与P
‑
GaN层7的左端接触和Uid
‑
GaN层5上表面的右端且延伸到P
‑
GaN层7的上表面，
分三部分形成硬掩膜62，定义下一步外延生长P
++
‑
GaN层8的位置；
[0011]步骤6：采用金属有机化学气相淀积工艺，先外延P
++
‑
GaN层8，后原位生长钝化层9，在器件纵向方向上，钝化层9的上表面低于硬掩膜62的上表面；
[0012]步骤7：去除硬掩膜62，其上的P
++
‑
GaN与钝化层被一同去除，实现在Uid
‑
GaN层5和P
‑
GaN层7上选择性外延P
++
‑
GaN层8；
[0013]步骤8：淀积形成源极10和漏极11欧姆接触的材料，采用剥离工艺并进行退火，在器件两端形成源极10和漏极11；
[0014]步骤9：采用刻蚀工艺，将靠近漏极11的P
++
‑
GaN层8上的钝化层9全部刻蚀掉，同时将靠近源极10的钝化层9的中部刻蚀掉从而露出P
++
‑
GaN层8；
[0015]步骤10：在靠近漏极11的P
++
‑
GaN层8上形成B电极12，在靠近源极10的P
++
‑
GaN层8上形成栅极13。
[0016]作为优选方式，通过改变步骤10中的工序，形成的栅极13为欧姆栅或肖特基栅，两者不兼容。
[0017]作为优选方式，栅极13是欧姆栅的具体步骤为，在步骤10中，淀积形成B电极12和栅极13欧姆接触的材料，采用剥离工艺并进行退火，在靠近漏极11的P
++
‑
GaN层8上形成B电极12，在靠近源极10的P
++
‑
GaN层8上形成栅极13。
[0018]作为优选方式，栅极13是肖特基栅的具体步骤为，在步骤10中，淀积形成B电极12欧姆接触的材料，采用剥离工艺并进行退火，在P
++
‑
GaN层8上形成B电极12，然后淀积形成栅极13肖特基接触的材料，采用剥离工艺，在P
++
‑
GaN层8上形成栅极13。
[0019]作为优选方式，B电极12与栅极13可短接在一起。
[0020]作为优选方式，源极10与B电极12可短接在一起。
[0021]作为优选方式，钝化层9采用的材料为SiN
x
、SiO2、Al2O3、AlN中的一种。
[0022]作为优选方式，B电极12和栅极13采用的材料均为Ni、Au、Ti、TiN中的一种组合。
[0023]本专利技术的有益效果是，相较于利用部分或全部刻蚀P
‑
GaN层来实现极化结和增强型的技术，本专利技术采用选择性外延工艺，避免了刻蚀工艺引入的晶格损伤，降低界面态密度，减少了其对2DEG迁移率的影响。
附图说明
[0024]图1是实施例1的二维结构示意图。
[0025]图2是实施例1的工艺流程图。
[0026]图3是实施例1的具体的工艺步骤，其中：
[0027](a)是实施例1的工艺流程中步骤1材料准备后的器件结构示意图；
[0028](b)是实施例1的工艺流程中步骤2形成硬掩膜后的器件结构示意图；
[0029](c)是实施例1的工艺流程中步骤3外延P
‑
GaN层后的器件结构示意图；
[0030](d)是实施例1的工艺流程中步骤4去除硬掩膜后的器件结构示意图；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采用选择性外延工艺的GaN HEMT器件的制造方法，其特征在于，包括以下步骤：步骤1：制备衬底(1)，在衬底上外延GaN缓冲层(2)，在GaN缓冲层(2)上外延GaN沟道层(3)，在GaN沟道层(3)上外延AlGaN势垒层(4)，在AlGaN势垒层(4)上外延Uid
‑
GaN层(5)；步骤2：采用化学气相淀积工艺，在Uid
‑
GaN层(5)上淀积介质并进行光刻，将介质的中部刻蚀掉从而在Uid
‑
GaN层(5)上表面的两端形成硬掩膜(61)，定义下一步外延生长P
‑
GaN层(7)的位置；步骤3：采用金属有机化学气相淀积工艺，外延P
‑
GaN层(7)，在器件纵向方向上，P
‑
GaN层(7)的上表面低于硬掩膜(61)的上表面；步骤4：去除硬掩膜(61)，其上的P
‑
GaN被一同去除，实现在Uid
‑
GaN层(5)上选择性外延P
‑
GaN层(7)；步骤5：采用化学气相淀积工艺，在Uid
‑
GaN层(5)和P
‑
GaN层(7)上淀积介质并进行光刻，将介质中间间隔的两部分刻蚀掉，从而在Uid
‑
GaN层(5)上表面的左端、Uid
‑
GaN层(5)上表面的中部且与P
‑
GaN层(7)的左端接触和Uid
‑
GaN层(5)上表面的右端且延伸到P
‑
GaN层(7)的上表面，分三部分形成硬掩膜(62)，定义下一步外延生长P
++
‑
GaN层(8)的位置；步骤6：采用金属有机化学气相淀积工艺，先外延P
++
‑
GaN层(8)，后原位生长钝化层(9)，在器件纵向方向上，钝化层(9)的上表面低于硬掩膜(62)的上表面；步骤7：去除硬掩膜(62)，其上的P
++
‑
GaN与钝化层被一同去除，实现在Uid
‑
GaN层(5)和P
‑
GaN层(7)上选择性外延P
++
‑
GaN层(8)；步骤8：淀积形成源极(10)和漏极(11)欧姆接触的材料，采用剥离工艺并进行退火，在器件两端形成源极(10)和漏...

【专利技术属性】
技术研发人员：罗小蓉，赵智家，魏杰，谢欣桐，孙涛，邓思宇，贾艳江，薛刚，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：