具有上拉晶体管的施密特触发器制造技术

本公开的实施例涉及具有上拉晶体管的施密特触发器。一种集成电路包括输入焊盘和耦接到输入焊盘的施密特触发器。施密特触发器包括第一反相器和第二反相器。施密特触发器包括上拉晶体管，其耦接到第二反相器的输入并被配置为向第二反相器的输入供应高参考电压。为向第二反相器的输入供应高参考电压。为向第二反相器的输入供应高参考电压。

【技术实现步骤摘要】
具有上拉晶体管的施密特触发器


[0001]本公开涉及集成电路，并且更具体地涉及包括施密特触发器的集成电路。

技术介绍

[0002]集成电路通常包括数据输入焊盘。数据输入焊盘从集成电路外部的电路接收信号。信号可以包括在对应于数据值0和1的低值和高值之间切换的数据信号。
[0003]为了正确处理到达输入焊盘的数据信号，集成电路通常包括耦接到输入焊盘的驱动电路。驱动电路接收输入焊盘处的电压并输出具有与输入焊盘的数据值对应的值的数据信号。驱动电路输出的数据信号可以是集成电路的电源电压(1)或接地电压(0)。
[0004]输入驱动器电路的一个示例是施密特触发器。施密特触发器一般包括两个反相器。第一反相器将来自焊盘的数据信号反相。第二反相器将第一反相器的输出反相，并因此提供的输出对应于在焊盘处的数据值、但在集成电路的电源电压电平上。施密特触发器还包括引入高阈值和低阈值的电路，其有助于控制焊盘处数据信号的高低值和低高值之间的转换。当从低数据值转换到高数据值时，施密特触发器的输出将不会从0变为1，除非焊盘电压超过高阈值。当从高数据值转换到低数据值时，施密特触发器的输出将不会从1变为0，除非焊盘电压小于低阈值。
[0005]虽然施密特触发器是一种有用的输入驱动器，但也存在与施密特触发器相关的各种困难。例如，很难设计一个具有高开关速度的施密特触发器，该触发器也可以在高电源电压下操作。

技术实现思路

[0006]本公开的实施例提供了一种施密特触发器，其能够以高电源电压有效地操作，同时还保护施密特触发器的晶体管免受损坏。施密特触发器利用前馈连接将施密特触发器的选定节点上拉至参考值，该值足够高以确保施密特触发器的正确操作，并且足够低以确保施密特触发器的晶体管不被损坏。前馈连接响应于电压和施密特触发器的输入上拉选定节点。
[0007]施密特触发器包括第一反相器和第二反相器。施密特触发器包括在第一和第二反相器之间实现的传输晶体管，以确保高电源电压不会出现在第二反相器的输入处。施密特触发器包括一个上拉晶体管，它可以将第二反相器的输入上拉到一个高参考电压，该电压高到足以使第二反相器切换，但又足够低以确保第二反相器的晶体管不被损坏。
[0008]结果是施密特触发器可以利用相对较小的晶体管和相对较高的电源电压。相对较小的晶体管能够实现施密特触发器的高频操作。当使用高电源电压时，传输晶体管和上拉晶体管保护相对较小的晶体管免受损坏。
附图说明
[0009]图1是根据一些实施例的包括施密特触发器的集成电路的框图。
[0010]图2是根据一些实施例的施密特触发器的示意图。
[0011]图3包括根据一些实施例的与施密特触发器相关联的电压的多个曲线图。
[0012]图4包括根据一些实施例的与施密特触发器相关联的电压的多个曲线图。
[0013]图5是根据一些实施例的用于操作施密特触发器的方法的流程图。
具体实施方式
[0014]在以下描述中，阐述某些特定细节以便提供对各种所揭示实施例的透彻理解。然而，相关领域的技术人员将认识到，可以在没有这些具体细节中的一个或多个的情况下，或者利用其它方法、组件、材料等来实践实施例。
[0015]除非上下文另有要求，否则在整个说明书和随后的权利要求书中，词语“包含”及其变体，例如“包括了”和“包含有”应被解释为开放式的，包括性的含义，即“包括但不限于”。此外，术语“第一”、“第二”和类似的顺序指示符应被解释为可互换的，除非上下文另外清楚地指明。
[0016]在整个说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征，结构或特性被包括在至少一个实施例中。因此，在本说明书中各处出现的短语“在一个实施例中”或“在实施例中”不一定都指同一实施例。此外，特定特征，结构或特性可以以任何合适的方式组合在一个或多个实施例中。
[0017]如在本说明书和所附权利要求中所使用的，单数形式“一”，“一个”和“该”包括复数指示物，除非内容另外清楚地指明。还应注意，术语“或”通常以其最广泛的含义使用，即作为“和/或”的含义，除非内容另外明确指明。
[0018]图1是根据一些实施例的集成电路100的框图。该集成电路包括输入焊盘102和施密特触发器104。施密特触发器104用作用于输入焊盘102的输入驱动器。如下文将更详细阐述的，施密特触发器104提供高频操作同时保护施密特触发器104的组件。
[0019]集成电路100可以包括多个输入焊盘。每个输入焊盘对应于集成电路的一个端子。集成电路100可以包括具有多个晶体管、介电层和金属互连结构的半导体管芯。在一些实施例中，每个焊盘可以包括位于集成电路管芯顶部或底部的导电板。当集成电路100被封装在封装中时，引线接合、球接合或其他类型的连接器可以耦接到焊盘。
[0020]输入焊盘102是集成电路100的焊盘之一。输入焊盘102对应于集成电路100的数据输入端。输入焊盘接收来自外部设备的数据信号。数据信号是输入电压信号。数据信号的电压值表示与数据信号相关的数据值。低输入电压值对应于数据值0。高输入电压值对应于数据值1。
[0021]施密特触发器104用作耦接到输入焊盘102的输入驱动器。施密特触发器104在输入焊盘102处接收数据信号，并提供高电源电压VDD或接地电压表示输入焊盘102处的数据值的输出电压。当输入焊盘102的数据信号对应于数据值1时，施密特触发器104输出对应于在输入焊盘102处的数据值1的高电源电压VDD。当在输入焊盘处的数据信号对应于数据值0时，施密特触发器104输出对应于在输入焊盘102处的数据值为0的接地电压。
[0022]在某些情况下，以低电压模式操作施密特触发器104可能是有益的。在其他情况下，以高电压模式操作施密特触发器104可能是有益的。因此，集成电路100产生高电源电压VDDH和低电源电压VDDL。VDDH可在高电压模式下用作用于施密特触发器104的电源电压。
VDDL可在低电压模式下用作用于施密特触发器104的电源电压。
[0023]在一些实施例中，高电源电压VDDH具有介于1.6V和2.1V之间的值。低电源电压VDDL具有介于1.0V和1.4V之间的值。其他值可用于高电源电压VDDH和低电源电压VDDL不脱离本公开的范围。
[0024]集成电路100包括耦接到施密特触发器104的电源电压选择器106。电源电压选择器106接收高电源电压VDDH和低电源电压VDDL。电源电压选择器106还接收选择信号SEL。选择信号SEL指示施密特触发器104应该在高电压模式还是低电压模式下操作。当选择信号SEL指示施密特触发器应在高电压模式下操作时，电源电压选择器提供具有值VDDH的电源电压VDD。当选择信号SEL指示施密特触发器104应在低电压模式下操作时，电源电压选择器106提供了具有VDDL值的电源电压VDD。
[0025]集成电路100包括参考电压发生器108。参考电压发生器108从电源电压选择本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：施密特触发器，包括：主输入；主输出；第一反相器，耦接到所述主输入；第二反相器，耦接在所述第一反相器与所述主输出之间；传输晶体管，耦接在所述第一反相器与所述第二反相器之间；和上拉晶体管，具有耦接在所述传输晶体管与所述第二反相器之间的漏极端子。2.根据权利要求1所述的集成电路，还包括参考电压发生器，所述参考电压发生器被配置为接收电源电压、并且基于所述电源电压产生高参考电压。3.根据权利要求2所述的集成电路，还包括控制信号发生器，所述控制信号发生器耦接在所述主输入与所述第一反相器之间，并且所述控制信号发生器被配置为产生具有基于在所述主输入处的输入电压的值的控制信号。4.根据权利要求3所述的集成电路，其中所述上拉晶体管的栅极端子接收所述控制信号。5.根据权利要求4所述的集成电路，其中当所述输入电压为高时，所述控制信号等于所述高参考电压，其中当所述输入电压为低时，所述控制信号为0V。6.根据权利要求5所述的集成电路，其中当所述输入电压为低时，所述上拉晶体管将所述高参考电压提供给所述第二反相器的输入。7.根据权利要求6所述的集成电路，其中所述上拉晶体管的源极端子被耦接到所述高参考电压。8.根据权利要求2所述的集成电路，还包括电源电压选择器，所述电源电压选择器被配置为基于模式选择值来提供低电源电压或高电源电压作为所述电源电压。9.根据权利要求8所述的集成电路，其中所述参考电压发生器基于所述电源电压和所述模式选择值产生所述高参考电压。10.一种方法，包括：在施密特触发器的主输入处接收输入电压；产生具有基于所述输入电压的值的控制信号；以及将控制信号提供给具有耦接在所述施密特触发器的第一反相器与第二反相器之间的漏极端子的上拉晶体管的栅极端子。11.根据权利要求10所述的方法，其中产生所述信号...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：