一种模数转换器、芯片及电子设备制造技术

本公开实施例中提供了一种模数转换器、芯片及电子设备，包括通道复用选择单元、分组/通道控制配置单元、分组/通道仲裁控制单元、递增式累加器、采样时间寄存单元。通过本公开的处理方案，该模数转换器能有效地减少因其它模拟通道被优先处理、或采样转换耗时波动等原因而导致的某模拟通道采样转换的采样时间和转换结果两者之间的匹配误差过大的问题，从而提高此类情况下采样结果做后续分析处理的精度。此类情况下采样结果做后续分析处理的精度。此类情况下采样结果做后续分析处理的精度。

【技术实现步骤摘要】
一种模数转换器、芯片及电子设备


[0001]本专利技术涉及模数转换控制器
，具体涉及一种模数转换器、芯片及电子设备。

技术介绍

[0002]通常而言，AD电路所实施的模数转换处理具体是针对模拟信号进行数字化的离散式采样及转换处理(简称，采转处理)。因此，采转处理的采样时间与采转结果内容间的映射精度对于采转结果在MCU(微处理器芯片)系统中的后续分析处理至关重要。尽管理论上而言，上述映射关系的错误偏差可能可以在MCU系统中运用某种补偿/纠偏算法去尽量减少(此类操作会增加分析处理的复杂度)。但是，其若得不到及时地、足够程度地减少，则累积到一定程度后就会导致后续分析处理的完全崩溃/不可纠偏(即会引入使分析处理系统恢复正常的初始化操作，这样会增加分析处理的复杂度、并降低正常后续分析处理的可用时间裕度)。
[0003]为了尽量减少这种采样时间与采转结果内容间映射关系的偏差，MCU系统的设计者必须采取一些针对措施：
[0004]第一种常见的措施是：物理上集成多套AD电路，以使常规分组和注入分组能分别在不同的AD电路中完成采转处理，故而从根本上杜绝“注入分组的插入流程”情况。但显然，这种措施的最大缺陷是显著增加了额外的硬件资源开销，不是有效的提高采样时间和转换结果两者之间的匹配误差的方法。
[0005]另一种常见措施则是：让常规分组的优先权高于注入分组，以避免在常规分组的采转过程中被插入注入分组的采转处理。但明显这种措施的主要缺陷就是违反了注入分组的存在定义，进而无法确保对注入通道模拟信号的采转处理及时性，也不能有效的提高采样时间和转换结果两者之间的匹配误差。

技术实现思路

[0006]本公开实施例提供一种模数转换器、芯片及电子设备，至少部分解决现有技术中存在的问题。
[0007]第一方面，本公开实施例提供了一种模数转换器，包括：通道复用选择单元，用于基于输入的至少一个模拟信号和对应模拟信号的至少一个通道选择信号从多个输入通道中确定要进行AD处理的目标通道以及确定对应要进行AD处理的通道的目标模拟信号，将目标模拟信号传输给AD电路以进行实际的模数采转处理；
[0008]分组/通道控制配置单元，用于根据接收的MCU系统的配置信息确定控制配置信息，所述控制配置信息用于对不同分组或通道的采转处理进行配置控制；
[0009]分组/通道仲裁控制单元，用于基于接收的全局采转触发信号、所述控制配置信息、及为各通道预编程好的处理先后顺序或优先权的规则确定各通道的通道选择信号和通道采样触发信号，其中，通道选择信号，用于对通道做出选择指示，通道采样触发信号，用于
向AD电路做出当前一次AD处理的启动指示；
[0010]递增式累加器，用于在模数转换器的工作时钟的驱动下，对每个模数转换器的工作时钟周期进行递增累加更新，以便为采样时间的捕获提供时间基准；
[0011]至少一个采样时间寄存单元，用于基于所述通道采样触发信号将所述递增式累加器的实时值捕获寄存下来，作为采样时间，将所述采样时间与通道转换结果内容合并后提供给MCU系统。
[0012]根据本公开实施例的一种具体实现方式，还包括：
[0013]全局采转触发信号生成单元，由模数转换器外部的其它电路逻辑产生和/或由模数转换器内部的某部分电路逻辑产生，全局采转触发信号用于启动多个通道的模拟信号的依次连续采转流程；
[0014]递增式累加器在绝对计数模式下时，用于将全局采转触发信号视为一个时间零点，从相对应的零点值开始递增累加，当其递增到最大值或遇到MCU系统复位时，所述递增式累加器才会返回到零点值。
[0015]根据本公开实施例的一种具体实现方式，递增式累加器在相对计数模式下时，用于将所述全局采转触发信号，以及任一通道的采样触发信号均视为一个时间零点，而从相对应的零点值开始递增累加，在下次采转启动时将递增式累加器的实时值捕获，再返回到零点值。
[0016]根据本公开实施例的一种具体实现方式，所述递增式累加器在绝对计数模式下时，所述采样时间寄存单元用于体现各通道的采样时间起始时刻值。
[0017]根据本公开实施例的一种具体实现方式，所述递增式累加器在相对计数模式下时，所述采样时间寄存单元用于体现最新一个历史通道的采转处理完成的耗时值。
[0018]根据本公开实施例的一种具体实现方式，在某个有效的全局采转触发信号出现后，所述采样时间寄存单元捕获的第一个采样时间表示所述有效的全局采转触发信号与首个有效的通道采样触发信号之间的时间差。
[0019]根据本公开实施例的一种具体实现方式，所述MCU系统，用于根据所述采样时间寄存单元捕获的采样时间推算出各个通道的采样起始时刻点。
[0020]根据本公开实施例的一种具体实现方式，在MCU系统不需要知晓各通道的采样时间信息的情况下，所述递增式累加器、采样时间寄存单元处于不被使用的空闲状态。
[0021]第二方面，本公开实施例提供了一种芯片，包括：上述任意一方面所述的模数转换器。
[0022]第三方面，本公开实施例还提供了该电子设备包括：至少一个如第二方面所述的芯片。
[0023]本公开实施例中的模数转换器、芯片及电子设备，包括通道复用选择单元、分组/通道控制配置单元、分组/通道仲裁控制单元、递增式累加器、采样时间寄存单元。本公开的方案通过增加递增式累加器、采样时间寄存单元能有效地减少因其它模拟通道被优先处理、或采样转换耗时波动等原因而导致某模拟通道采样转换的采样时间和转换结果两者之间的匹配误差过大的问题，从而提高此类情况下采样结果做后续分析处理的精度。
附图说明
[0024]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0025]图1为本公开实施例提供的一种模数转换器的电路架构示意图；
[0026]图2为针对连续模拟信号的模数转换处理的原理示意图；
[0027]图3为单个通道在发生了采样时间与转换结果不匹配现象时的后果示意图；
[0028]图4为多个互相有关联的通道无法做到绝对同步采样的示意图；
[0029]图5为模数转换处理在常见电机闭环自动控制系统中应用的示意图；
[0030]图6本公开的在所述绝对计数模式下、常规分组采转中途有注入分组采转处理插队的示意图；
[0031]图7本公开的在所述相对计数模式下、常规分组采转中途有注入分组采转处理插队的示意图。
具体实施方式
[0032]很多微处理器芯片(以下简称MCU)都集成了模数转换控制器(Analog
‑
to
‑
Digital Converter，指模/数转换器或者模拟/数字转换器,以下简称ADC，或ADC系统)以控制模数转换电路(Analog
‑
t本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模数转换器，其特征在于，包括：通道复用选择单元，用于基于输入的至少一个模拟信号和对应模拟信号的至少一个通道选择信号从多个输入通道中确定要进行AD处理的目标通道以及确定对应要进行AD处理的通道的目标模拟信号，将目标模拟信号传输给AD电路以进行实际的模数采转处理；分组/通道控制配置单元，用于根据接收的MCU系统的配置信息确定控制配置信息，所述控制配置信息用于对不同分组或通道的采转处理进行配置控制；分组/通道仲裁控制单元，用于基于接收的全局采转触发信号、所述控制配置信息、及为各通道预编程好的处理先后顺序或优先权的规则确定各通道的通道选择信号和通道采样触发信号，其中，通道选择信号，用于对通道做出选择指示，通道采样触发信号，用于向AD电路做出当前一次AD处理的启动指示；递增式累加器，用于在模数转换器的工作时钟的驱动下，对每个模数转换器的工作时钟周期进行递增累加更新，以便为采样时间的捕获提供时间基准；至少一个采样时间寄存单元，用于基于所述通道采样触发信号将所述递增式累加器的实时值捕获寄存下来，作为采样时间，将所述采样时间与通道转换结果内容合并后提供给MCU系统。2.根据权利要求1所述的模数转换器，其特征在于，全局采转触发信号由模数转换器外部的其它电路逻辑产生和/或由ADC电路内部的某部分电路逻辑产生，全局采转触发信号用于启动多个通道的模拟信号的依次连续采转流程；所述递增式累加器在绝对计数模式下时，用于将全局采转触发信号视为一个时间零点，从相对应的零点值开始递增累加，当其递增到...

【专利技术属性】
技术研发人员：王良清，邓峰，王若璨，
申请(专利权)人：上海国微芯芯半导体有限公司，
类型：发明
国别省市：