半导体测试结构及其制备方法技术

本发明专利技术公开了一种半导体测试结构及其制备方法。所述半导体测试结构，包括：第一测试模块，所述第一测试模块包括沿第一方向延伸的至少一第一子测试模块，所述第一子测试模块包括形成于半导体衬底上的多个第一测试单元；多个所述第一测试单元沿所述第一方向间隔排布、且多个所述第一测试单元的关键尺寸沿所述第一方向逐渐改变，以用于在所述第一方向上对半导体器件的不同工艺窗口进行测试。本发明专利技术可以对半导体器件的不同工艺窗口进行测试，从而选择适用于目标膜层和/或目标结构的合适关键尺寸以优化工艺窗口，进而采用优化后的工艺窗口应用于相应的半导体器件制程中，以有效提高半导体器件的制备良率。体器件的制备良率。体器件的制备良率。

【技术实现步骤摘要】
半导体测试结构及其制备方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种半导体测试结构及其制备方法。

技术介绍

[0002]随着集成电路技术的不断发展，为了提高电路集成度和速度，大规模集成电路的金属层多采用多层金属布线。多层金属化产生了用金属填充接触孔(CT)的需要，以便在金属层之间形成电通路。在晶圆生产过程中，由于技术节点不断升级，产品工艺尺寸逐渐减小，对接触孔的蚀刻工艺窗口要求越来越高。
[0003]静态随机存储器(SRAM)由于其低压操作、速度快得到广泛应用。为保证SRAM能够获得最大容量，新的技术节点中SRAM使用到设计规则(Design Rule)所允许的最小尺寸，其中以6个晶体管T1～T6为一个存储单元的SRAM最为常见，如图1所示。6个晶体管T1～T6连接至相应的位线BL、互补位线BLB以及字线WL。
[0004]在6T
‑
SRAM布局中，共享接触孔(Share CT)由于占用面积小而得到广泛应用。如图2所示，在6T
‑
SRAM布局中，共享接触孔23落在有源区(A本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括：第一测试模块，所述第一测试模块包括沿第一方向延伸的至少一第一子测试模块，所述第一子测试模块包括形成于半导体衬底上的多个第一测试单元；多个所述第一测试单元沿所述第一方向间隔排布、且多个所述第一测试单元的关键尺寸沿所述第一方向逐渐改变，以用于在所述第一方向上对半导体器件的不同工艺窗口进行测试。2.如权利要求1所述的半导体测试结构，其特征在于，所述关键尺寸沿所述第一方向以等差或等比数列形式逐渐增加。3.如权利要求1所述的半导体测试结构，其特征在于，每一所述第一测试单元包括：多个第一凹槽，形成于所述半导体衬底的有源区，并沿所述第一方向间隔排布；第一待测试膜层，形成于所述第一凹槽内；多个第一栅极结构，形成于所述半导体衬底上并沿所述第一方向间隔排布，其中，每一所述栅极结构与一所述第一待测试膜层相邻设置；第二待测试膜层，形成于所述第一栅极结构远离所述半导体衬底的表面；多个第一孔结构，通过采用沿所述第一方向逐渐改变的关键尺寸在所述第一待测试膜层以及所述第二待测试膜层对应区域进行刻蚀形成，并沿所述第一方向间隔排布，每一所述第一孔结构与一所述栅极结构相邻设置。4.如权利要求3所述的半导体测试结构，其特征在于，所述第一孔结构选自共享接触孔、接触孔或通孔的任意其中之一；所述第一待测试膜层及第二待测试膜层的材料均为金属硅化物。5.如权利要求3所述的半导体测试结构，其特征在于，通过失效分析检测相应关键尺寸的第一孔结构对应的所述第一待测试膜层在所述有源区的损耗量、所述第二待测试膜层在所述第一栅极结构对应区域的损耗量以及所述第一栅极结构形貌，获取半导体器件在所述第一方向上的工艺窗口测试结果。6.如权利要求1所述的半导体测试结构，其特征在于，所述第一测试模块包括沿所述第一方向延伸并沿第二方向间隔排布的多个第一子测试模块，多个所述第一子测试模块的设置相同；其中，所述第二方向垂直于所述第一方向。7.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构还包括第二测试模块，所述第二测试模块包括沿第二方向延伸的至少一第二子测试模块，所述第二子测试模块包括形成于所述半导体衬底上的多个第二测试单元；多个所述第二测试单元沿所述第二方向间隔排布、且多个所述第二测试单元的关键尺寸沿所述第二方向逐渐改变，以用于在所述第二方向上对半导体器件的不同工艺窗口进行测试...

【专利技术属性】
技术研发人员：谷东光，常建光，李留洋，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：