包括通路的集成电路器件和形成该集成电路器件的方法技术

提供了包括通路的集成电路器件及形成该集成电路器件的方法。该方法可以包括在基板上形成导电线结构。导电线结构可以包括第一绝缘层和在第一绝缘层中的导电线堆叠，并且导电线堆叠可以包括堆叠在基板上的导电线和掩模层。该方法还可以包括：通过去除掩模层而在第一绝缘层中形成凹槽，该凹槽暴露导电线；在第一绝缘层上和第一绝缘层的凹槽中形成蚀刻停止层以及然后形成第二绝缘层；以及形成延伸穿过第二绝缘层和蚀刻停止层并接触导电线的导电通路。路。路。

【技术实现步骤摘要】
包括通路的集成电路器件和形成该集成电路器件的方法


[0001]本公开总体上涉及电子器件领域，更具体地，涉及包括通路的集成电路器件。

技术介绍

[0002]已经提出了各种通路结构来提供通路接触和金属线之间的稳定电连接，并降低通路接触和相邻导电元件之间的意外电连接的可能性。

技术实现思路

[0003]根据本专利技术的一些实施方式，一种形成集成电路器件的方法可以包括在基板上形成导电线结构。导电线结构可以包括第一绝缘层和在第一绝缘层中的导电线堆叠，并且导电线堆叠可以包括堆叠在基板上的导电线和掩模层。该方法还可以包括：通过去除掩模层而在第一绝缘层中形成凹槽，该凹槽暴露导电线；在第一绝缘层上和第一绝缘层的凹槽中形成蚀刻停止层然后形成第二绝缘层；以及形成延伸穿过第二绝缘层和蚀刻停止层并接触导电线的导电通路。
[0004]根据本专利技术的一些实施方式，一种形成集成电路器件的方法可以包括在基板上形成导电线堆叠。导电线堆叠可以包括堆叠在基板上的导电线和掩模层。该方法还可以包括：在导电线堆叠上形成第一初步绝缘层；通过对第一初步绝缘层执行平坦化工艺直到暴露掩模层来形成第一绝缘层；通过去除掩模层而在第一绝缘层中形成凹槽，凹槽暴露导电线；在第一绝缘层上和第一绝缘层的凹槽中形成蚀刻停止层以及然后形成第二绝缘层；形成延伸穿过第二绝缘层和蚀刻停止层的开口；以及在开口中形成导电通路。开口可以暴露导电线的上表面的第一部分和第一绝缘层的最上表面的一部分。
[0005]根据本专利技术的一些实施方式，一种集成电路器件可以包括在基板上的第一绝缘层、在第一绝缘层上的第二绝缘层、在第一绝缘层和第二绝缘层之间的蚀刻停止层、以及在第一绝缘层中的导电线。导电线的上表面可以相对于第一绝缘层的最上表面朝向基板凹陷。集成电路器件还可以包括延伸穿过第二绝缘层和蚀刻停止层并接触导电线的上表面的导电通路。导电通路可以接触导电线的上表面的第一部分，并且蚀刻停止层的一部分可以位于导电线的上表面的第二部分和第二绝缘层之间并且可以接触导电通路的侧表面。在一些实施方式中，蚀刻停止层可以包括铝氧化物层、铝氮化物层和/或铝氮氧化物层。
附图说明
[0006]图1、图2和图3是根据本专利技术的一些实施方式的形成集成电路器件的方法的流程图。
[0007]图4、图5、图6、图7、图8、图9、图10、图11、图12和图13是示出根据本专利技术的一些实施方式的形成集成电路器件的方法的剖视图。
[0008]图14、图15和图16是示出根据本专利技术的一些实施方式的形成集成电路器件的方法的剖视图。
具体实施方式
[0009]根据本专利技术的一些实施方式，下导电线(例如，第一金属线)可以各自包括相对于其中存在下导电线的绝缘层的上表面的凹陷上表面。下导电线的凹陷上表面可以增加下导电线和电连接到相邻下导电线的通路之间的距离，并因此可以降低下导电线和通路之间的意外电连接的可能性。可以通过选择性地去除下导电线上的掩模层来形成下导电线的凹陷上表面，从而可以更精确地控制下导电线的凹陷上表面与绝缘层的上表面之间的距离。
[0010]图1、图2和图3是根据本专利技术的一些实施方式的形成集成电路器件的方法的流程图，图4至图13是示出根据本专利技术的一些实施方式的形成集成电路器件的方法的剖视图。
[0011]参照图1、图2和图4至图7，该方法可以包括在基板10上形成包括第一绝缘层32和导电线堆叠24的导电线结构(框110)。在一些实施方式中，形成导电线结构可以包括在基板10上形成导电线12和掩模层14(框112)。在一些实施方式中，掩模层14可以包括第一掩模层14_1和第二掩模层14_2。尽管图4示出了包括两个堆叠层的掩模层14，但是本专利技术不限于此。掩模层14可以是单层或者包括三层或更多层的多层。
[0012]基板10可以包括面对导电线12的上表面10U和与上表面10U相反的下表面10L。上表面10U可以平行于第一方向D1和与第一方向D1不同的第二方向D2。第一方向D1和第二方向D2可以分别是第一水平方向和第二水平方向。导电线12和掩模层14可以在第三方向D3上顺序堆叠在基板10上。第三方向D3可以垂直于第一方向D1和第二方向D2并且可以是垂直方向。
[0013]基板10可以包括一种或更多种半导体材料，例如Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC和/或InP。在一些实施方式中，基板10可以是体基板(例如体硅基板)或绝缘体上半导体(SOI)基板。
[0014]导电线12可以是单层或顺序堆叠在基板10上的多层。导电线12可以包括金属层(例如，钌层、钼层、铜层、铝层和/或钨层)和/或金属氮化物层(例如，钛氮化物层和/或钽氮化物层)。例如，导电线12可以是钌层或钼层。
[0015]掩模层14可以包括相对于导电线12具有蚀刻选择性的层。在一些实施方式中，掩模层14可以包括有机硬掩模层和/或无机硬掩模层。例如，掩模层14可以是单个硅氮化物层或者可以是在第三方向D3上堆叠的多层(例如，第一掩模层14_1和第二掩模层14_2)。
[0016]第一掩模层14_1可以提高导电线12和第二掩模层14_2之间的粘附性，并且可以在图8所示的后续工艺期间在去除第一掩模层14_1时保护导电线12。例如，第一掩模层14_1可以具有在大约0.1纳米(nm)至50nm的范围内的厚度，第二掩模层14_2可以具有在大约5nm至50nm的范围内的厚度。第一掩模层14_1可以包括钛氮化物层、铝氮化物层和/或钛碳化物层，第二掩模层14_2可以包括硅氮化物层。在一些实施方式中，第一掩模层14_1可以是钛氮化物层，第二掩模层14_2可以是硅氮化物层。图4中的掩模层14通过如图5所示的后续工艺被图案化并且也可以被称为初步掩模层。此外，图4中的导电线12通过如图5所示的后续工艺被图案化并且也可以被称为导电层。
[0017]参照图5，形成导电线结构还可以包括通过图案化掩模层14和导电线12而形成导电线堆叠24(框114)。在一些实施方式中，可以通过使用掩模层114作为蚀刻掩模图案化导电线12。在一些实施方式中，可以在掩模层14上形成额外的掩模层22(例如，光致抗蚀剂层)以图案化掩模层14和导电线12。可以在形成导电线堆叠24之后去除额外的掩模层22。在一
些实施方式中，可以在图案化掩模层14之后去除额外的掩模层22，然后可以使用掩模层14作为蚀刻掩模来图案化掩模层14。
[0018]掩模层14可以包括在第三方向D3上顺序堆叠在基板10上的第一掩模层14_1和第二掩模层14_2。在一些实施方式中，每条导电线12可以在第二方向D2上纵向延伸。
[0019]参照图6，可以在导电线堆叠24上形成第一初步绝缘层31(框116)。在一些实施方式中，第一初步绝缘层31可以覆盖导电线堆叠24，如图6所示。第一初步绝缘层31可以是单层或多层并且可以包括硅氧化物层、硅氮氧化物层、硅碳化物层和/或具有比二氧化硅低的介电常数的低介电层。
[0020]参照图7，可以通过去除第一初步绝缘层3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成电路器件的方法，所述方法包括：在基板上形成导电线结构，所述导电线结构包括第一绝缘层和在所述第一绝缘层中的导电线堆叠，所述导电线堆叠包括堆叠在所述基板上的导电线和掩模层；通过去除所述掩模层在所述第一绝缘层中形成凹槽，所述凹槽暴露所述导电线；在所述第一绝缘层上和所述第一绝缘层的所述凹槽中形成蚀刻停止层以及然后形成第二绝缘层；以及形成延伸穿过所述第二绝缘层和所述蚀刻停止层并接触所述导电线的导电通路。2.根据权利要求1所述的方法，其中，所述掩模层包括有机硬掩模层和/或无机硬掩模层。3.根据权利要求2所述的方法，其中，所述掩模层是单个硅氮化物层或者包括堆叠在所述导电线上的第一掩模层和第二掩模层，以及所述第一掩模层包括钛氮化物层、铝氮化物层和/或钛碳化物层，所述第二掩模层包括硅氮化物层。4.根据权利要求1所述的方法，其中，所述第一绝缘层的上表面和所述掩模层的上表面彼此共面。5.根据权利要求1所述的方法，其中形成所述导电通路包括：形成延伸穿过所述第二绝缘层和所述蚀刻停止层的开口，所述开口暴露所述导电线；以及在所述开口中形成所述导电通路。6.根据权利要求5所述的方法，其中形成所述开口包括：通过执行第一蚀刻工艺去除所述第二绝缘层的一部分直到所述蚀刻停止层暴露；以及然后通过执行第二蚀刻工艺去除所述蚀刻停止层的一部分直到所述导电线暴露，所述第二蚀刻工艺是各向同性蚀刻工艺。7.根据权利要求6所述的方法，其中，所述第二蚀刻工艺是湿法蚀刻工艺。8.根据权利要求1所述的方法，其中，所述蚀刻停止层包括铝氧化物层、铝氮化物层和/或铝氮氧化物层。9.根据权利要求1所述的方法，其中形成所述导电线结构包括：在所述基板上形成导电层以及然后形成所述掩模层；通过使用所述掩模层作为蚀刻掩模图案化所述导电层而形成所述导电线；在所述导电线和所述掩模层上形成第一初步绝缘层；以及对所述第一初步绝缘层执行平坦化工艺，直到所述掩模层暴露。10.一种形成集成电路器件的方法，所述方法包括：在基板上形成导电线堆叠，所述导电线堆叠包括堆叠在所述基板上的导电线和掩模层；在所述导电线堆叠上形成第一初步绝缘层；通过对所述第一初步绝缘层执行平坦化工艺直到所述掩模层暴露，形成第一绝缘层；通过去除所述掩模层而在所述第一绝缘层中形成凹槽，所述凹槽暴露所述导电线；在所述第一绝缘层上和所述第一绝缘层的所述凹槽中形成蚀刻停止层以及然...

【专利技术属性】
技术研发人员：AD李，H辛卡，何铭，南瑞祐，安商熏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：