制造包括多孔电介质层的半导体器件的方法技术

一种制造半导体器件的方法及由此制造的器件，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成凹槽；以及分别在所述凹槽中形成互连图案，其中，所述多孔电介质层包括SiOCH，并且所述第一掩膜层包括无碳氧化硅(SiO2)。)。)。

【技术实现步骤摘要】
制造包括多孔电介质层的半导体器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月8日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0119961的优先权，该申请的全部内容通过引用并入于此。


[0003]实施例涉及一种制造包括多孔电介质层的半导体器件的方法以及由此制造的半导体器件。

技术介绍

[0004]由于半导体器件的小尺寸、多功能和/或低成本的特性，半导体器件被认为是电子工业中的重要元件。随着电子工业的进步，对具有更高集成密度的半导体器件的需求不断增加。

技术实现思路

[0005]实施例可以通过提供一种制造半导体器件的方法来实现，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成凹槽；以及分别在所述凹槽中形成互连图案，其中，所述多孔电介质层包括SiOCH，并且所述第一掩膜层包括无碳氧化硅(SiO2)。
[0006]实施例可以通过提供一种制造半导体器件的方法来实现，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成凹槽；分别在所述凹槽中形成互连图案，其中，在形成所述第一掩膜图案期间，所述第二掩膜图案的厚度被减小，并且蚀刻所述多孔电介质层包括：第一蚀刻步骤，所述第一蚀刻步骤去除厚度减小了的所述第二掩膜图案；第二蚀刻步骤，所述第二蚀刻步骤将所述多孔电介质层蚀刻至使得所述层间绝缘层不被暴露的厚度；以及第三蚀刻步骤，所述第三蚀刻步骤暴露所述层间绝缘层并且扩大所述第一掩膜图案之间的空间。
[0007]实施例可以通过提供一种制造半导体器件的方法来实现，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成暴露所述层间绝缘层的凹槽；以及分别在所述凹槽中形成互连图案，其中蚀刻所述多孔电介质层包括执行第一蚀刻步骤、第二蚀刻步骤和
第三蚀刻步骤，所述第一蚀刻步骤、所述第二蚀刻步骤和所述第三蚀刻步骤在不同的工艺条件下被执行。
[0008]实施例可以通过提供一种半导体器件来实现，所述半导体器件包括：顺序堆叠在衬底上的层间绝缘层、第一多孔电介质层、第一蚀刻停止层和第二多孔电介质层；位于所述层间绝缘层中的接触插塞；位于所述第一多孔电介质层中的第一互连图案，所述第一互连图案的至少一部分与所述接触插塞相邻；以及位于所述第二多孔电介质层中的第二互连图案，其中每单位面积的所述第一互连图案的数目大于每单位面积的所述第二互连图案的数目，每一个所述第一互连图案的宽度小于每一个所述第二互连图案的宽度，并且所述第一多孔电介质层的介电常数小于所述第二多孔电介质层的介电常数。
[0009]实施例可以通过提供一种半导体器件来实现，所述半导体器件包括：顺序堆叠在衬底上的层间绝缘层、第一多孔电介质层、第一蚀刻停止层和第二多孔电介质层；位于所述层间绝缘层中的接触插塞；位于所述第一多孔电介质层中的第一互连图案，所述第一互连图案的至少一部分与所述接触插塞相邻；以及位于所述第二多孔电介质层中的第二互连图案，其中每单位面积的所述第一互连图案的数目大于每单位面积的所述第二互连图案的数目，每一个所述第一互连图案的宽度小于每一个所述第二互连图案的宽度，并且所述第一多孔电介质层的孔隙率大于所述第二多孔电介质层的孔隙率。
[0010]实施例可以通过提供一种半导体器件来实现，所述半导体器件包括：衬底，所述衬底具有单元区域和外围区域；位线，所述位线位于所述衬底的所述单元区域上；存储节点接触，所述存储节点接触位于所述位线之间；底部电极，所述底部电极位于所述存储节点接触上；顶部电极，所述顶部电极覆盖所述底部电极；以及电介质层，所述电介质层位于所述顶部电极与所述底部电极之间；外围晶体管，所述外围晶体管位于所述衬底的所述外围区域上；层间绝缘层，所述层间绝缘层覆盖所述顶部电极和所述外围晶体管；第一接触，所述第一接触穿透所述层间绝缘层并且连接到所述外围晶体管；第二接触，所述第二接触穿透所述层间绝缘层并且与所述顶部电极接触；顺序堆叠在所述层间绝缘层上的第一多孔电介质层、第一蚀刻停止层和第二多孔电介质层；位于所述第一多孔电介质层中的第一互连图案，所述第一互连图案的至少一部分与所述第一接触和所述第二接触接触；以及位于所述第二多孔电介质层中的第二互连图案，其中每单位面积的所述第一互连图案的数目大于每单位面积的所述第二互连图案的数目，每一个所述第一互连图案的宽度小于每一个所述第二互连图案的宽度，并且所述第一多孔电介质层的介电常数小于所述第二多孔电介质层的介电常数。
附图说明
[0011]通过参考附图详细地描述示例性实施例，对本领域的技术人员而言各特征将是显而易见的，在附图中：
[0012]图1是根据实施例的制造半导体器件的方法的流程图。
[0013]图2A至图2L是根据实施例的制造半导体器件的方法中的各阶段的截面图。
[0014]图3是根据实施例的蚀刻室的截面图。
[0015]图4A至图4F是根据实施例的制造半导体器件的方法中的各阶段的截面图。
[0016]图5是根据实施例的半导体器件的俯视图。
具体实施方式
[0017]图1是根据实施例的制造半导体器件的方法的流程图。图2A至图2L是根据实施例的制造半导体器件的方法中的各阶段的截面图。
[0018]参考图1和图2A，可以在衬底1上顺序地堆叠层间绝缘层3、多孔电介质层5、第一掩膜层7和第二掩膜层9(在S10中)。在一种实现方式中，衬底1可以是单晶硅衬底或绝缘体上硅(SOI)衬底。层间绝缘层3可以由氧化硅、氮化硅或氮氧化硅形成或者包括氧化硅、氮化硅或氮氧化硅，并且可以具有单层结构或多层结构。多孔电介质层5的介电常数可以低于氧化硅的介电常数(例如，约3.6)。在一种实现方式中，多孔电介质层5的介电常数可以为2.7至3.2。多孔电介质层5的孔隙率可以为约5％至约10％。多孔电介质层5可以由例如SiOCH形成或者包括例如SiOCH。在一种实现方式中，第一掩膜层7可以由例如无碳氧化硅形成或者包括例如无碳氧化硅。第一掩膜层7的密度可以高于多孔电介质层5的密度。在一种实现方式中，可以通过供应原硅酸四乙酯(TEOS)作为源气体的化学气相沉积(CVD)或原子层沉积(ALD)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成凹槽；以及分别在所述凹槽中形成互连图案，其中：所述多孔电介质层包括SiOCH，并且所述第一掩膜层包括无碳氧化硅即SiO2。2.如权利要求1所述的方法，其中：在形成所述第一掩膜图案期间，所述第二掩膜图案的厚度被减小，并且蚀刻所述多孔电介质层包括：第一蚀刻步骤，所述第一蚀刻步骤去除厚度减小了的所述第二掩膜图案；第二蚀刻步骤，所述第二蚀刻步骤将所述多孔电介质层蚀刻至使得所述层间绝缘层不被暴露的厚度；以及第三蚀刻步骤，所述第三蚀刻步骤暴露所述层间绝缘层并且扩大所述第一掩膜图案之间的空间。3.如权利要求2所述的方法，其中：蚀刻所述多孔电介质层是在蚀刻设备中执行的，所述第二蚀刻步骤包括向所述蚀刻设备施加第二源功率和第二偏置功率，所述第三蚀刻步骤包括向所述蚀刻设备施加第三源功率和第三偏置功率，所述第三源功率大于所述第二源功率，并且所述第三偏置功率小于所述第二偏置功率。4.如权利要求3所述的方法，其中：所述第一蚀刻步骤包括向所述蚀刻设备施加第一源功率和第一偏置功率，所述第一源功率等于所述第二源功率，并且所述第一偏置功率等于所述第二偏置功率。5.如权利要求2所述的方法，其中：蚀刻所述多孔电介质层包括供应C
x
H
y
F
z
，其中x、y和z为各自独立的自然数，并且所述第一蚀刻步骤中的所述C
x
H
y
F
z
的供应量大于所述第二蚀刻步骤中的所述C
x
H
y
F
z
的供应量。6.如权利要求5所述的方法，其中：蚀刻所述多孔电介质层还包括供应C
a
F
b
，其中a和b为各自独立的自然数，并且所述第一蚀刻步骤中的所述C
a
F
b
的供应量等于所述第二蚀刻步骤中的所述C
a
F
b
的供应量。7.如权利要求1所述的方法，其中，蚀刻所述第二掩膜层以形成所述初步掩膜图案包括：在所述第二掩膜层上顺序地形成第一牺牲掩膜层和第二牺牲掩膜层；
在所述第二牺牲掩膜层上形成第一光刻胶图案，使得所述第一光刻胶图案彼此间隔开第一距离；使用所述第一光刻胶图案作为蚀刻掩膜顺序地蚀刻所述第二牺牲掩膜层和所述第一牺牲掩膜层，以形成第二牺牲掩膜图案和第一牺牲掩膜图案；以及使用所述第一牺牲掩膜图案作为蚀刻掩膜蚀刻所述第二掩膜层，以形成所述初步掩膜图案。8.如权利要求7所述的方法，其中，蚀刻所述初步掩膜图案以形成所述第二掩膜图案包括：在所述初步掩膜图案上顺序地形成第三牺牲掩膜层和第四牺牲掩膜层；在所述第四牺牲掩膜层上形成第二光刻胶图案，使得所述第二光刻胶图案彼此间隔开所述第一距离，并且所述第二光刻胶图案的侧表面在与所述衬底的顶表面垂直的方向上与所述初步掩膜图案交叠；使用所述第二光刻胶图案作为蚀刻掩膜顺序地蚀刻所述第四牺牲掩膜层和所述第三牺牲掩膜层，以形成第四牺牲掩膜图案和第三牺牲掩膜图案；以及使用所述第三牺牲掩膜图案作为蚀刻掩膜蚀刻所述初步掩膜图案，以形成所述第二掩膜图案。9.如权利要求8所述的方法，其中：所述第一牺牲掩膜层和所述第三牺牲掩膜层包括彼此相同的材料，并且所述第二牺牲掩膜层和所述第四牺牲掩膜层包括彼此相同的材料。10.一种制造半导体器件的方法，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成凹槽；以及分别在所述...

【专利技术属性】
技术研发人员：金钟天，李炫哲，金基正，申东辉，洪贤实，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：