一种判决反馈均衡电路制造技术

本发明专利技术公开了一种判决反馈均衡电路。该电路包括参考电压产生模块、电压缓冲模块、调整网络和判决器；参考电压产生模块用于产生第一参考电压Vref1；电压缓冲模块用于隔离参考电压产生模块，并将第一参考电压Vref1输出至调整网络；调整网络用于基于第一参考电压Vref1和判决器之前对输入电压Vin的判决结果D

【技术实现步骤摘要】
一种判决反馈均衡电路


[0001]本专利技术属于反馈均衡
，更具体地，涉及一种判决反馈均衡电路。

技术介绍

[0002]随着高速接口技术的进步，信号带宽越来越大，信道上传输的信号眼图的张开宽度越来越小。另一方面，信道的衰减和信号反射等引入的码间干扰，以及不同信道之间的串绕等因素也在不断压缩信号眼图的高度和宽度。在比较恶劣的情况下，信道接收端的眼图甚至没有张开。为此，人们提出了各种均衡技术（例如FFE/CTLE/DFE等）来改善眼图。其中，判决反馈均衡器（Decision Feedback Equalizer，DFE）是一种常用的减小码间干扰的均衡技术，在PCIE3.0 和DDR5等高速接口协议中都使用到了这一技术。然而，随着信号带宽的不断提升，判决反馈均衡器中关键时序路径的时序收敛越来越困难。

技术实现思路

[0003]针对现有技术的以上缺陷或改进需求，本专利技术提供了一种判决反馈均衡电路，能够减小关键时序路径中产生用于补偿码间干扰的参考电压的响应时间，进而解决关键时序路径的时序收敛问题。
[0004]为实现上述目本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种判决反馈均衡电路，其特征在于，包括参考电压产生模块、电压缓冲模块、调整网络和判决器；所述参考电压产生模块用于产生第一参考电压Vref1；所述电压缓冲模块用于隔离所述参考电压产生模块，并将第一参考电压Vref1输出至所述调整网络；所述调整网络用于基于第一参考电压Vref1和所述判决器之前对输入电压Vin的判决结果D
‑
1，生成第二参考电压Vref2输出至所述判决器；所述判决器用于根据第二参考电压Vref2，对输入电压Vin进行判决，得到判决结果。2.如权利要求1所述的判决反馈均衡电路，其特征在于，所述参考电压产生模块的输出端连接所述电压缓冲模块的输入端，所述电压缓冲模块的输出端连接所述调整网络的第一输入端，所述调整网络的输出端连接所述判决器的第一输入端，所述判决器的输出端连接所述调整网络的第二输入端；所述判决器的第二输入端用于获取输入电压Vin。3.如权利要求1所述的判决反馈均衡电路，其特征在于，所述判决器包括比较器和采样模块，所述比较器的正向输入端用于获取输入电压Vin，所述比较器的反向输入端连接所述调整网络的输出端，所述比较器的输出端连接所述采样模块的输入端，所述采样模块的输出端连接所述调整网络的第二输入端；所述采样模块用于在当前时钟信号的触发下，将所述比较器的输出信号采样输出至所述调整网络。4.权利要求3所述的判决反馈均衡电路，其特征在于，所述调整网络具有第一调整系数T1，第二参考电压Vref2=Vref1+T1*D
‑
1。5.如权利要求4所述的判决反馈均衡电路，其特征在于，D
‑
1表示所述采样模块在当前时钟信号的前一个时钟信号的触发下对输入电压Vin的判决结果。6.如权利要求4所述的判决反馈均衡电路，其特征在于，所述调整网络包括电阻和可控电流源；所述电阻的第一端连接所述电压缓冲模块的输出端，所述电阻的第二端连接所述比较器的反向输入端，所述可控电流源连接在所述电阻的第二端和地之间；通过D
‑
1调节所述可控电流源的电流I1。7.如权利要求6所述的判决反馈均衡电路，其特征在于，第二参考电压Vref2=Vref1+I1*R，其中，R表示所述电阻的阻值。8.如权利要求4所述的判决反馈均衡电路，其特征在于，所述调整网络包括电压叠加模块和可控电压源；所述电压叠加模块的第一输入端连接所述电压缓冲模块的输出端，所述电压叠加模块的输出端连接所述比较器的反向输入端，所述可控电压源分别连接在所述电压叠加模块的第二输入端和地之间；通过D
‑
1调节所述可控电压源的电压V1。9.如权利要求8所述的判决反馈均衡电路，其特征在于，第二参考电压Vref2=Vref1+V1。10.如权利要求3所述的判决反馈均衡电路，其特征在于，还包括N个采样延时模块，其中，N≥1；所述N个采样延时模块顺序连接在所述采样模块的输出端，按照与所述采样模块由近及远的方向，将所述N个采样延迟模块依次标记为第一采样延迟模块至第N采样延迟模块；每个采样延时模块用于将输入至该采样延时模块...

【专利技术属性】
技术研发人员：冯洋洋，高专，敖海，
申请(专利权)人：芯动微电子科技珠海有限公司，
类型：发明
国别省市：