【技术实现步骤摘要】
去耦集成电路
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月7日提交的韩国专利申请No.10
‑
2021
‑
0119141的优先权和由此产生的全部利益,该申请的公开内容以引用方式全文并入本文中。
[0003]本专利技术构思涉及去耦集成电路。
技术介绍
[0004]在包括各种集成电路的半导体装置中,存在用于供应各种电源的电力轨。例如,电力轨可将电源电压供应至半导体装置。作为另一示例,电力轨可将地电压供应至半导体装置。这时,从电力轨生成的噪声或不需要的信号可发送至半导体装置内的集成电路。
[0005]因此,为了防止噪声或不需要的信号被发送至半导体装置内的集成电路,可将去耦集成电路放置在除集成电路放置在半导体装置内的位置以外的位置处。去耦集成电路放置在半导体装置内的集成电路周围,防止不需要的DC信号通过集成电路,并且可帮助AC信号中形成的噪声退出至地电源。
[0006]需要增加去耦电容,以提高去耦集成电路的去耦性能。
技术实现思路
[0007]本专利技术构思的一些示例实施例提供了具有提高的去耦性能的去耦集成电路。
[0008]然而,本专利技术构思的示例实施例不限于本文中阐述的这些。通过参照下面给出的一些示例实施例的详细描述,本专利技术构思的以上和其它方面将对于本专利技术构思所属领域的普通技术人员而言将变得更清楚。
[0009]根据示例实施例,一种去耦集成电路可包括:包括第一有源区和第二有源区的衬底,第 ...
【技术保护点】
【技术特征摘要】
1.一种去耦集成电路,包括:衬底,其包括第一有源区和第二有源区,所述第一有源区在第一方向上延伸,所述第二有源区在所述第一方向上延伸并且在第二方向上与所述第一有源区间隔开,所述第二方向与所述第一方向交叉;第一电力轨,其包括第一电力轨水平延伸部分和第一
‑
1电力轨突起,并且被配置为接收第一电源,所述第一电力轨水平延伸部分在所述第二方向上与所述第一有源区间隔开并且在所述第一方向上延伸,所述第一
‑
1电力轨突起在与所述第二方向相反的第三方向上从所述第一电力轨水平延伸部分突出;以及第二电力轨,其包括第二电力轨水平延伸部分和第二
‑
1电力轨突起,并且被配置为接收与所述第一电源不同的第二电源,所述第二电力轨水平延伸部分在所述第二方向上与所述第二有源区间隔开并且在所述第一方向上延伸,所述第二
‑
1电力轨突起在所述第二方向上从所述第二电力轨水平延伸部分突出,其中,所述第一
‑
1电力轨突起与所述第一有源区重叠,并且所述第二
‑
1电力轨突起与所述第二有源区的至少一部分重叠,以在所述第一
‑
1电力轨突起与所述第二
‑
1电力轨突起之间提供第一去耦电容器。2.根据权利要求1所述的去耦集成电路,其中,所述第一
‑
1电力轨突起在所述第二方向上具有第一长度,并且所述第一电力轨还包括在所述第三方向上从所述第一电力轨水平延伸部分突出的第一
‑
2电力轨突起,所述第一
‑
2电力轨突起在所述第一方向上与所述第一
‑
1电力轨突起间隔开,所述第一
‑
2电力轨突起在所述第二方向上具有第二长度。3.根据权利要求2所述的去耦集成电路,其中,所述第一长度和所述第二长度彼此不同。4.根据权利要求2所述的去耦集成电路,其中,所述第一长度和所述第二长度相同。5.根据权利要求1所述的去耦集成电路,其中,所述第二
‑
1电力轨突起在所述第二方向上具有第三长度,并且所述第二电力轨还包括在所述第二方向上从所述第二电力轨水平延伸部分突出的第二
‑
2电力轨突起,所述第二
‑
2电力轨突起在所述第一方向上与所述第二
‑
1电力轨突起间隔开,所述第二
‑
2电力轨突起在所述第二方向上具有第四长度。6.根据权利要求5所述的去耦集成电路,其中,所述第三长度与所述第四长度彼此不同。7.根据权利要求5所述的去耦集成电路,其中,所述第三长度与所述第四长度相同。8.根据权利要求5所述的去耦集成电路,其中,所述第一电力轨还包括在所述第三方向上从所述第一电力轨水平延伸部分突出的第一
‑
2电力轨突起,所述第一
‑
2电力轨突起在所述第一方向上与所述第一
‑
1电力轨突起间隔开,所述第一
‑
2电力轨突起在所述第二方向上与所述第二
‑
2电力轨突起间隔开,并且所述去耦集成电路还包括第二去耦电容器,所述第二去耦电容器具有作为电极的所述第一
‑
2电力轨突起和所述第二
‑
2电力轨突起。9.根据权利要求1所述的去耦集成电路,其中,所述第一
‑
1电力轨突起和所述第二
‑
1电力轨突起在所述第一方向上彼此间隔开,并且
所述第一
‑
1电力轨突起的至少一部分和所述第二
‑
1电力轨突起的至少一部分彼此重叠,以提供第二去耦电容器。10.根据权利要求1所述的去耦集成电路,还包括:栅极结构,其在所述第一方向上与所述第一
‑
1电力轨突起间隔开,在所述第二方向上延伸,并且与所述第一有源区和所述第二有源区重叠。11.一种去耦集成电路,包括:衬底,其包括第一有源区和第二有源区,所述第一有源区在第一方向上延伸,所述第二有源区在所述第一方向上延伸,并且在第二方向上与所述第一有源区间隔开,所述第二方向与所述第一方向交叉;第一电力轨,其包括第一电力轨水平延伸部分和第一
‑
1电力轨突起,并且被配置为接收第一电源,所述第一电力轨水平延伸部分在所述第二方向上与所述第一有源区间隔开并且在所述第一方向上延伸,所述第一
‑
1电力轨突起在与所述第二方向相反的第三方向上从所述第一电力轨水平延伸部分突出;以及第二电力轨,其包括第二电力轨水平延伸部分和第二
‑
1电力轨突起,并且被配置为接收与所述第一电源不同的第二电源,所述第二电力轨水平延伸部分在所述第二方向上与所述第二有源区间隔开并且在所述第一方向上延伸,所述第二
‑
1电力轨突起在所述第二方向上从所述第二电力轨水平延伸部分突出,其中,所述第一
‑
1电力轨突起与所述第一有源区重叠,所述第二
‑
1电力轨突起与所述第二有源区重叠,所述第一
‑
1电力轨突起和所述第二
‑
1电力轨突起在所述第二方向上间隔开,并且所述第一
‑
1电力轨突起和所述第二
‑<...
【专利技术属性】
技术研发人员:金容范,曹英珍,林宪,郑三溶,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。