一种沟槽电容器的制造方法及沟槽电容器技术

本发明专利技术提供了一种沟槽电容器的制造方法及沟槽电容器，该方法包括：提供半导体衬底，形成位于半导体衬底中的金属互连层；形成位于半导体衬底上的阻挡层和第一介质层；刻蚀第一介质层，形成沟槽阵列，沟槽阵列包括位于第一区域的电容沟槽和位于第二区域的电连接沟槽；在电容沟槽和电连接沟槽中形成第一导电层、第二介质层和第二导电层，去除第二区域表面的第二介质层和第二导电层以及电连接沟槽底部的第二介质层和第二导电层；沉积形成金属线，以将电容沟槽的第二导电层通过金属线及电连接沟槽的第一导电层与第二区域的金属互连层连接，沟槽电容器的上电极、下电极通过金属互连层引出。该方法用以降低工艺集成难度，提升沟槽电容器结构设计自由度。容器结构设计自由度。容器结构设计自由度。

【技术实现步骤摘要】
一种沟槽电容器的制造方法及沟槽电容器


[0001]本专利技术涉及半导体制造
，尤其涉及一种沟槽电容器的制造方法及沟槽电容器。

技术介绍

[0002]电容器是一种常规的无源元件，广泛应用于集成电路设计。在一些特殊应用中，需要使用单位容值很大的电容器来提升产品性能，如存储信号、降耦等。常规的平面电容器需要占用很大面积才能获得大电容，这样会牺牲设计面积。为此，沟槽电容器成为大电容的最佳选择。一般的，沟槽式电容器具备金属
‑
介质层
‑
金属的三明治(MIM)式结构，下电极与底部金属互连层连接，上电极金属会与沟槽内填充金属连接，然后通过通孔与金属互连层连接。但是，引入上述MIM结构的沟槽式电容器，沟槽内需填充金属，并采用通孔连接上电极金属，工艺集成难度偏高，沟槽式结构设计自由度也受限。
[0003]因此，有必要提供一种新型的沟槽电容器的制造方案，能够降低工艺集成难度，提升沟槽式结构设计自由度。

技术实现思路

[0004]本专利技术的目的在于提供一种沟槽电容器的制造方法及沟槽电容器，用以降低工艺集成难度，提升沟槽电容器结构设计自由度。
[0005]为实现上述目的，本专利技术提供一种沟槽电容器的制造方法，包括：提供半导体衬底，形成位于半导体衬底中的金属互连层；形成位于半导体衬底上的第一介质层；刻蚀第一介质层，形成沟槽阵列，所述沟槽阵列包括位于第一区域的电容沟槽和位于第二区域的电连接沟槽，其中，所述电容沟槽和所述电连接沟槽的底部均暴露所述金属互连层；在电容沟槽和电连接沟槽中形成第一导电层、第二介质层和第二导电层，第二介质层位于第一导电层和第二导电层之间，所述第二介质层完全覆盖所述第一导电层，所述电容沟槽的第一导电层与所述第一区域的金属互连层连接，所述电连接沟槽的第一导电层与所述第二区域的金属互连层连接；去除第二区域表面的第二介质层和第二导电层以及电连接沟槽底部的第二介质层和第二导电层；沉积金属并图形化形成金属线，金属线覆盖第一区域表面的第二导电层和第二区域表面的第一导电层，以将电容沟槽的第二导电层通过金属线及电连接沟槽的第一导电层与第二区域的金属互连层连接，所述沟槽电容器的上电极、下电极向下层的金属互连层引出。
[0006]本专利技术提供的沟槽电容器的制造方法的有益效果在于：电容沟槽的第一导电层与第一区域的金属互连层连接，第二导电层则借助金属线和电连接沟槽的第一导电层与第二区域的金属互连层连接，即实现将沟槽电容器的上电极、下电极向下层金属层引出，而不需要在电容沟槽和电连接沟槽内形成通孔，也就降低了工艺集成难度，从而提升沟槽电容器结构设计自由度。
[0007]在一种可能的实施方式中，沉积金属形成金属薄膜，所述金属薄膜未填充电容沟
槽，使得电容沟槽形成有空洞；对所述金属薄膜进行光刻、刻蚀工艺，形成金属线。这样的好处是：电容沟槽中不需要填满金属，允许存在空洞，这有利于缩小电容沟槽的设计尺寸，进而增大单位面积的电容值，从而在增大电容的表面积的同时，降低工艺集成难度，提升沟槽式结构设计自由度。
[0008]在一种可能的实施方式中，沉积形成第一介质层之前，还包括：沉积形成位于所述半导体衬底上的阻挡层。
[0009]在另一种可能的实施方式中，所述第一导电层、所述第二导电层和所述第二介质层的沉积方式是物理气相沉积、化学气相沉积或原子层沉积中的任意一种方式。
[0010]在一种可能的实施方式中，所述第二介质层的材料为氮化硅(SiN)、二氧化铪(HfO2)、二氧化锆(ZrO2)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O5)、氧化镝(Dy2O3)中的至少一种高介电常数的材料。
[0011]在一种可能的实施方式中，所述第二介质层是单层薄膜或多层薄膜。
[0012]在一种可能的实施方式中，所述第一导电层、第二导电层为TiN、Ti、TaN、Ta的单层薄膜或多层薄膜，所述金属薄膜为铝、TaN或TiN。
[0013]在其它可能的实施方式中，形成位于所述半导体衬底中的金属互连层，包括：采用光刻刻蚀工艺在所述半导体衬底中形成大马士革槽或者双大马士革孔槽；沉积金属互连材料；经过研磨工艺形成金属互连层。
[0014]第二方面，本专利技术还提供一种沟槽电容器，包括半导体衬底；位于所述半导体衬底中的金属互连层；位于所述半导体衬底上的第一介质层；其中，所述第一介质层中形成有沟槽阵列，所述沟槽阵列包括第一区域的电容沟槽和第二区域的电连接沟槽，所述电容沟槽中形成有MIM电容结构，所述MIM电容结构包括第一导电层、第二介质层和第二导电层，所述第二介质层位于所述第一导电层和所述第二导电层之间，所述第二介质层完全覆盖所述第一导电层，所述电容沟槽的第一导电层与所述第一区域的金属互连层连接，所述电连接沟槽中形成有所述第一导电层，所述电连接沟槽的第一导电层与所述第二区域的金属互连层连接；所述电容沟槽的第二导电层通过金属线及所述电连接沟槽的第一导电层与所述第二区域的金属互连层连接，所述沟槽电容器的上电极、下电极通过下层的金属互连层引出。
[0015]本专利技术提供的沟槽电容器的有益效果在于：所述电容沟槽的第二导电层通过金属线及所述电连接沟槽的第一导电层与所述第二区域的金属互连层连接，所述第一导电层与所述第一区域的金属互连层连接，从而实现将沟槽电容器的上电极、下电极向下层金属层引出，电容沟槽和电连接沟槽内不需要形成通孔，也就降低了工艺集成难度，从而提升沟槽电容器结构设计自由度。
[0016]一种可能的实施方式中，所述电容沟槽形成有空洞。这种结构的好处是有利于增大填充工艺窗口，缩小电容沟槽的设计尺寸，进而增大单位面积的电容值，从而在增大电容的表面积的同时，降低工艺集成难度，提升沟槽式结构设计自由度。
附图说明
[0017]图1为本专利技术提供的一种沟槽电容器的剖面结构示意图；
[0018]图2为本专利技术提供的一种沟槽电容器的制造方法的流程图；
[0019]图3A至图3I为本专利技术提供的各个工艺制备阶段的阶段性中间结构剖面的示意图。
[0020]图标记说明：
[0021]半导体衬底100；金属互连层200；阻挡层300；第一介质层400；
[0022]沟槽阵列500；电容沟槽5001；电连接沟槽5002；第一导电层600；第二介质层700；第二导电层800；光刻胶900；金属线1000。
具体实施方式
[0023]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽电容器的制造方法，其特征在于，包括：提供半导体衬底，形成位于所述半导体衬底中的金属互连层；沉积形成位于所述半导体衬底上的第一介质层；刻蚀所述第一介质层，形成沟槽阵列，所述沟槽阵列包括位于第一区域的电容沟槽和位于第二区域的电连接沟槽，其中，所述电容沟槽和所述电连接沟槽的底部均暴露所述金属互连层；在所述电容沟槽和所述电连接沟槽中形成第一导电层、第二介质层和第二导电层，所述第二介质层位于所述第一导电层和所述第二导电层之间，所述电容沟槽的第一导电层与所述第一区域的金属互连层连接，所述电连接沟槽的第一导电层与所述第二区域的金属互连层连接；去除所述第二区域表面的第二介质层和第二导电层以及所述电连接沟槽底部的第二介质层和第二导电层；沉积金属并图形化形成金属线，所述金属线覆盖所述第一区域表面的所述第二导电层和所述第二区域表面的所述第一导电层，以将所述电容沟槽的第二导电层通过所述金属线及所述电连接沟槽的第一导电层与所述第二区域的金属互连层连接。2.根据权利要求1所述的方法，其特征在于，所述沉积金属并图形化形成金属线，包括：沉积金属形成金属薄膜，所述金属薄膜未填充电容沟槽，使得电容沟槽形成有空洞；对所述金属薄膜进行光刻、刻蚀工艺，形成金属线。3.根据权利要求1所述的方法，其特征在于，沉积形成第一介质层之前，还包括：沉积形成位于所述半导体衬底上的阻挡层。4.根据权利要求1所述的方法，其特征在于，所述第一导电层、所述第二导电层和所述第二介质层的沉积方式是物理气相沉积、化学气相沉积或原子层沉积中的任意一种方式。5.根据权利要求1所述的方法，其特征在于，所述第二介...

【专利技术属性】
技术研发人员：蔡巧明，林宏，
申请(专利权)人：上海集成电路装备材料产业创新中心有限公司，
类型：发明
国别省市：