半导体器件、半导体封装件及其制造方法技术

本申请提供了半导体器件、半导体封装件及其制造方法。一种半导体封装件，包括：第一半导体芯片，其具有第一衬底、位于第一衬底上的第一绝缘层和位于第一绝缘层上的多个第一接合焊盘，并且具有由第一绝缘层的上表面和多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，其位于第一半导体芯片的上表面，并且具有第二衬底、位于第二衬底下方并且与第一绝缘层接触的第二绝缘层和位于第二绝缘层上并且分别与第一接合焊盘接触的多个第二接合焊盘，其中，第一绝缘层包括与第二绝缘层接触、嵌入在第一绝缘层中并且与多个第一接合焊盘间隔开的绝缘界面层。合焊盘间隔开的绝缘界面层。合焊盘间隔开的绝缘界面层。

【技术实现步骤摘要】
半导体器件、半导体封装件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月3日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0117673的优先权，其公开内容通过引用的方式整体并入本文。


[0003]本公开的示例实施例涉及一种半导体器件、半导体封装件及其制造方法。

技术介绍

[0004]已经努力提高诸如逻辑电路和存储器的各种半导体封装件的集成密度。作为将更多组件(例如，半导体芯片)集成到封装结构中的方法，诸如三维集成电路(3D IC)的堆叠技术已被广泛使用。
[0005]近来，3D IC技术通过使用直接接合减小堆叠芯片之间的互连长度，而可以具有高集成密度、高处理速度和宽带宽。通常，用于互连的接合焊盘已经使用镶嵌工艺制造，但可能难以实现直接接合所需的高平坦度。

技术实现思路

[0006]本公开的示例实施例是提供一种具有提高的可靠性的半导体封装件。
[0007]本公开的示例实施例是提供一种具有提高的可靠性的半导体芯片。
[0008]本公开的示例实施例是提供一种具有提高的可靠性的半导体芯片的制造方法。
[0009]根据本公开的示例实施例，一种半导体封装件，包括：第一半导体芯片，所述第一半导体芯片具有第一衬底、位于所述第一衬底上的第一绝缘层和位于所述第一绝缘层上的多个第一接合焊盘，并且具有由所述第一绝缘层的上表面和所述多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片的所述上表面上，并且具有第二衬底、位于所述第二衬底下方并且与所述第一绝缘层接触的第二绝缘层和位于所述第二绝缘层上并且分别与所述第一接合焊盘接触的多个第二接合焊盘，其中，所述第一绝缘层包括与所述第二绝缘层接触、嵌入在所述第一绝缘层中并且与所述多个第一接合焊盘间隔开的绝缘界面层。
[0010]根据本公开的示例实施例，一种半导体封装件，包括：第一半导体芯片，所述第一半导体芯片具有第一衬底、位于所述第一衬底上的第一绝缘层、以及位于所述第一绝缘层上的多个第一接合焊盘，并且具有由所述第一绝缘层的上表面和所述多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片的上表面上并且具有第二衬底、位于所述第二衬底下方并且与所述第一绝缘层接触的第二绝缘层和位于所述第二绝缘层上并且分别与所述多个第一接合焊盘接触的多个第二接合焊盘，其中，所述第一半导体芯片包括位于所述第一衬底与所述第一绝缘层之间的保护绝缘膜、贯穿所述第一衬底和所述第一绝缘层并且分别连接到所述多个第一接合焊盘的贯通电极、以及在所述多个第一接合焊盘与所述贯通电极之间顺序地位于所述保护绝
缘膜上的第一导电阻挡层和第一晶种层，并且其中，所述第一导电阻挡层和所述第一晶种层向内与所述多个第一接合焊盘中的每一个的外周间隔开。
[0011]根据本公开的示例实施例，一种半导体芯片，包括：衬底，所述衬底包括具有有源区域的第一表面和与所述第一表面相对的第二表面；层间绝缘膜，所述层间绝缘膜位于所述衬底的所述第一表面上并且具有电连接到所述有源区域的布线结构；第一钝化层，所述第一钝化层位于所述层间绝缘膜上并且具有电连接到所述布线结构的第一接合焊盘；保护绝缘膜，所述保护绝缘膜位于所述衬底的所述第二表面上；贯通电极，所述贯通电极电连接到所述布线结构并且贯穿所述衬底和所述保护绝缘膜；第二钝化层，所述第二钝化层位于所述保护绝缘膜上并且具有电连接到所述贯通电极的第二接合焊盘，其中，每个所述第二接合焊盘的宽度朝向所述衬底的所述第二表面增大，以及导电层，所述导电层位于所述保护绝缘膜上，以被定位在所述第二接合焊盘与所述贯通电极之间的区域中，并且向内与所述第二接合焊盘中的每一个的外周间隔开。
[0012]根据本公开的示例实施例，一种半导体芯片的制造方法包括：制备用于多个半导体芯片的半导体晶片；在所述半导体晶片上形成具有多个开口的光刻胶图案，其中所述多个开口中的每一个限定接合焊盘形成区域；分别在所述多个开口中形成多个接合焊盘；去除所述光刻胶图案；在所述半导体晶片上形成第一绝缘层以覆盖所述多个接合焊盘；在所述第一绝缘膜上形成抛光停止膜和第二绝缘膜，其中，所述第一绝缘膜和所述第二绝缘膜以及所述抛光停止膜包括在多层钝化中；以及使用所述抛光停止膜对所述多层钝化进行抛光以暴露所述多个接合焊盘的上表面。
附图说明
[0013]通过以下结合附图的详细描述，将更清楚地理解本公开的上述以及其他方面、特征和优点，其中：
[0014]图1是示出根据本公开的示例实施例的半导体封装件的从侧面观察的截面图；
[0015]图2是图1所示的半导体封装件的“A”部分的放大图；
[0016]图3是示出在图2所示的半导体封装件中采用的半导体芯片的一部分的放大图；
[0017]图4是示出根据本公开的示例实施例的半导体封装件的一部分(半导体芯片之间的界面接合面)的放大图；
[0018]图5是示出在根据本公开的示例实施例的半导体封装件中采用的半导体芯片的一部分的放大图；
[0019]图6是示出根据本公开的示例实施例的半导体芯片的截面图；
[0020]图7A至图7D是示出根据本公开的示例实施例的制造半导体芯片的方法的主要工艺的截面图；
[0021]图8A至图8F是示出根据本公开示例实施例的制造半导体芯片(对应于图3)的方法的主要工艺的截面图；
[0022]图9A和图9B是示出根据本公开示例实施例的制造半导体芯片(对应于图5)的方法的主要工艺的截面图；
[0023]图10A和图10B是示出根据本公开示例实施例的制造半导体芯片(对应于图6)的方法的主要工艺的截面图；
[0024]图11是示出根据本公开的示例实施例的半导体封装件的从侧面观察的截面图；和
[0025]图12A和图12B是分别示出图11所示的半导体封装件的“B1”部分和“B2”部分的放大图。
具体实施方式
[0026]当在本说明书中结合数值使用术语“大约”或“基本上”时，旨在相关数值包括围绕所述数值的制造或操作公差(例如，
±
10％)。此外，当结合几何形状使用词语“一般”和“基本上”时，其意图是不需要几何形状的精度，但该形状的范围在本公开的范围内。此外，无论数值或形状被修改为“大约”还是“基本上”，应理解这些值和形状应被解释为包括围绕所述数值或形状的制造或操作公差(例如，
±
10％)。
[0027]在下文中，将参考附图描述本公开的示例实施例如下。
[0028]图1是示出根据示例实施例的半导体封装件的截面图。图2是图1所示的半导体封装件的“A”部分的放大图。
[0029]参考图1和图2，半导体封装件100可以包括：堆叠在封装基板50上的第一至第四半导体芯片100A、100B、100C和100D，和/或围绕第一至第四半导体芯片10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，包括：第一半导体芯片，所述第一半导体芯片具有第一衬底、位于所述第一衬底上的第一绝缘层和位于所述第一绝缘层上的多个第一接合焊盘，并且所述第一半导体芯片具有由所述第一绝缘层的上表面和所述多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片的所述上表面上，并且具有第二衬底、位于所述第二衬底下方并且与所述第一绝缘层接触的第二绝缘层和位于所述第二绝缘层上并且分别与所述多个第一接合焊盘接触的多个第二接合焊盘，其中，所述第一绝缘层包括与所述第二绝缘层接触、嵌入在所述第一绝缘层中并且与所述多个第一接合焊盘间隔开的绝缘界面层。2.根据权利要求1所述的半导体封装件，其中，所述绝缘界面层与所述多个第一接合焊盘间隔开的距离在所述多个第一接合焊盘中的每一个第一接合焊盘的厚度的60％至100％的范围内。3.根据权利要求1所述的半导体封装件，其中，所述绝缘界面层包括氮化硅、碳化硅、氮氧化硅、碳氮化硅、氮化铝、氮氧化铝、氧化铝和碳氧化铝中的至少一种。4.根据权利要求3所述的半导体封装件，其中，所述第一绝缘层和所述第二绝缘层中的至少一者包括氧化硅。5.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片还包括：保护绝缘膜，所述保护绝缘膜位于所述第一衬底与所述第一绝缘层之间；贯通电极，所述贯通电极穿透所述第一衬底和所述第一绝缘层并且分别连接到所述多个第一接合焊盘；以及导电阻挡层和晶种层，所述导电阻挡层和所述晶种层位于所述保护绝缘膜上，以被定位在所述多个第一接合焊盘与所述贯通电极之间的区域中。6.根据权利要求5所述的半导体封装件，其中，所述导电阻挡层和所述晶种层向内与所述多个第一接合焊盘中的每一个第一接合焊盘的外周间隔开。7.根据权利要求6所述的半导体封装件，其中，所述导电阻挡层和所述晶种层中的每一者与所述多个第一接合焊盘中的每一个第一接合焊盘的外周间隔开的距离在所述多个第一接合焊盘中的每一个第一接合焊盘的宽度的1％至15％的范围内。8.根据权利要求5所述的半导体封装件，其中，所述导电阻挡层包括钛、氮化钛、钽和氮化钽中的至少一种，并且所述晶种层包括Cu。9.根据权利要求1所述的半导体封装件，其中，所述多个第一接合焊盘中的每一个第一接合焊盘具有向上倾斜的侧表面。10.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片还包括位于所述多个第一接合焊盘中的每一个第一接合焊盘的侧表面上的覆盖阻挡膜。11.根据权利要求10所述的半导体封装件，其中，所述覆盖阻挡膜包括氮化硅、碳化硅、氮氧化硅、碳氮化硅、氮化铝、氮氧化铝、氧化铝和碳氧化铝中的至少一种。12.根据权利要求10所述的半导体封装件，其中，所述覆盖阻挡膜的厚度在100nm至300nm的范围内。13.根据权利要求10所述的半导体封装件，其中，所述覆盖阻挡膜包括导电材料，并且
其中，所述覆盖阻挡膜的一部分延伸到所述多个第一接合焊盘中的每一个第一接合焊盘的上表面...

【专利技术属性】
技术研发人员：朴点龙，姜芸炳，金炳赞，宋乺智，李忠善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：