【技术实现步骤摘要】
接口电路、存储芯片及存储器的数据访问方法
[0001]本申请涉及数据传输
,特别是涉及一种接口电路、存储芯片及存储器的数据访问方法。
技术介绍
[0002]传统的动态随机存取存储器(Dynamic Random Access Memory,DRAM)通过JEDEC标准DRAM接口访问内部存储阵列,一般DRAM内部阵列可划分为多个存储单元,但是由于接口位宽和接口速度的限制,所有存储单元分时复用接口总线,系统每次只能访问DRAM的一个存储单元,访问效率低下,不能充分发挥DRAM的性能。
[0003]而市面上非标准的存储阵列芯片,每个存储单元的控制线、地址线和数据线接口均相互独立,大大提高了数据带宽,但与标准协议不兼容,用户集成灵活性差。
技术实现思路
[0004]本申请主要解决的技术问题是提供一种接口电路、存储芯片及存储器的数据访问方法,能够提高存储器的访问效率。
[0005]为解决上述技术问题,本申请采用的一个技术方案是:提供一种接口电路,该接口电路包括控制电路、标准接口及协议转换电路,控制电路与存储器的存储阵列连接,存储阵列的每个存储单元的数据端、地址端及指令端分别与所述控制电路的不同端口连接;标准接口用于接入外部数据及输出读数据;协议转换电路分别与控制电路及标准接口连接,协议转换电路对外部数据进行格式转换,得到符合存储阵列的接口协议的写数据,控制电路将协议转换后的写数据写入存储单元;及控制电路从存储单元获取读数据,协议转换电路用于对读数据进行格式转换,以使标准接口输出符合标准接 ...
【技术保护点】
【技术特征摘要】
1.一种接口电路,其特征在于,包括:控制电路,与存储器的存储阵列连接,所述存储阵列的每个存储单元的数据端、地址端及指令端分别与所述控制电路的不同端口连接;标准接口,用于接入外部数据及输出读数据;协议转换电路,分别与所述控制电路及所述标准接口连接,所述协议转换电路对所述外部数据进行格式转换,得到符合所述存储阵列的接口协议的写数据,所述控制电路将协议转换后的所述写数据写入所述存储单元;及所述控制电路从所述存储单元获取读数据,所述协议转换电路用于对所述读数据进行格式转换,以使所述标准接口输出符合标准接口协议的读数据。2.根据权利要求1所述的接口电路,其特征在于,所述标准接口包括总线接口,所述协议转换电路包括:总线协议转换电路,分别与所述控制电路及所述总线接口连接,用于对所述外部数据进行格式转换,得到符合所述存储阵列的接口协议的写数据、写地址及写指令,所述控制电路基于所述写指令将所述写数据写入与所述写地址对应的所述存储单元;及对所述外部数据进行转换,得到符合所述存储阵列的接口协议的读地址及读指令,所述控制电路基于所述读指令从与所述读地址对应的所述存储单元读取读数据,并反馈给所述总线协议转换电路,所述总线协议转换电路对所述读数据进行格式转换,以使所述总线接口输出符合总线接口协议的读数据;和/或所述标准接口包括DDR接口,所述协议转换电路包括:DDR协议转换电路,分别与所述控制电路及所述DDR接口连接,用于对所述外部数据进行格式转换,得到符合所述存储阵列的接口协议的写数据、写地址及写指令,所述控制电路基于所述写指令将所述写数据写入与所述写地址对应的所述存储单元;及对所述外部数据进行转换,得到符合所述存储阵列的接口协议的读地址及读指令,所述控制电路基于所述读指令从与所述读地址对应的所述存储单元读取读数据,并反馈给所述DDR协议转换电路,所述DDR协议转换电路对所述读数据进行格式转换,以使所述DDR接口输出符合DDR接口协议的读数据。3.根据权利要求2所述的接口电路,其特征在于,所述控制电路包括:存储控制器及NOC电路,所述NOC电路包括源节点及多个路径节点,所述存储控制器分别与所述总线协议转换电路、所述DDR协议转换电路及所述源节点连接,所述源节点及多个路径节点与所述存储单元一一对应连接,所述存储阵列的每个存储单元的数据端、地址端及指令端分别与对应的所述源节点或者所述路径节点的不同端口连接;其中,所述存储控制器基于所述写指令及所述写地址将所述写数据写入所述源节点,所述源节点及所述路径节点将所述写数据路由至与所述写地址对应的所述存储单元;所述存储控制器基于所述读指令及所述读地址通过所述路径节点及所述源节点汇聚与所述读地址对应的所述存储单元的读数据。4.根据权利要求2所述的接口电路,其特征在于,所述控制电路包括:总线存储控制器及NOC电路,所述NOC电路包括源节点及多个路径节点,所述总线存储控制器分别与所述总线协议转换电路及所述源节点连接,所述源节点及多个路径节点与所述存储单元一一对应连接,所述存储阵列的每个存储单元的数据端、地址端及指令端分别
与对应的所述源节点或者所述路径节点的不同端口连接;其中:所述总线存储控制器基于所述写指令及所述写地址将所述写数据写入所述源节点,所述源节点及所述路径节点将所述写数据路由至与所述写地址对应的所述存储单元;所述总线存储控制器基于所述读指令及所述读地址通过所述路径节点及源节点汇聚与所述读地址对应的所述存储单元的读数据;和/或所述控制电路包括:DDR存储控制器,所述DDR存储控制器分别与所述DDR协议转换电路及所述存储阵列连接,所述存储阵列的每个存储单元的数据端、地址端及指令端分别与所述DDR存储控制器的不同端口连接;其中:所述DDR存储控制器基于所述写指令及所述写地址将所述写数据写入与所述写地址对应的所述存储单元...
【专利技术属性】
技术研发人员:王嵩,张衍芳,李乾男,
申请(专利权)人:西安紫光国芯半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。