SJ-IGBT结构的形成方法、SJ-IGBT结构技术

一种SJ

【技术实现步骤摘要】
SJ
‑
IGBT结构的形成方法、SJ
‑
IGBT结构


[0001]本专利技术涉及半导体制造
，尤其涉及一种SJ
‑
IGBT结构的形成方法、SJ
‑
IGBT结构。

技术介绍

[0002]在现有技术中，绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是一种复合全控型电压驱动式功率半导体器件，可以包含双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Metal Oxide Semiconductor Field
‑
Effect Transistor，MOSFET)，兼有MOSFET输入阻抗高、驱动简单、开关速度高的优点以及BJT电流密度大、饱和压降低、电流处理能力强的优点。
[0003]超结(Super Junction，SJ)可以位于IGBT的漂移区内，包括交替相间排列的N型柱体和P型柱体，能够降低器件正向导通功耗、提升器件正向导通性能以及增加器件功率密度。
[0004]在现有的一种SJ
‑
IGBT结构中，可能会在漂移区上方存在P型掺杂区域，且P型掺杂区域与P型柱体可能存在相互接触区域，甚至存在重叠区域，导致在器件正向导通时载流子(如空穴)被抽取，影响器件性能。
[0005]然而，在现有的对SJ
‑
IGBT结构进行改进的方法中，工艺较为复杂导致生产成本较高，且对SJr/>‑
IGBT结构的形成工艺顺序具有较大限制。

技术实现思路

[0006]本专利技术解决的技术问题是提供一种SJ
‑
IGBT结构的形成方法、SJ
‑
IGBT结构，可以降低生产成本，提高生产效率，减少工艺限制。
[0007]为解决上述技术问题，本专利技术实施例提供一种SJ
‑
IGBT结构的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成P型柱体；对所述半导体衬底以及P型柱体进行刻蚀以形成栅极沟槽，所述栅极沟槽包括隔离栅沟槽，每个隔离栅沟槽的底部表面暴露出一个或多个P型柱体的刻蚀后的全部顶部表面；在所述栅极沟槽内形成栅极结构；其中，所述半导体衬底内具有P型体掺杂区，所述隔离栅沟槽的底部表面与所述半导体衬底的表面之间的第一距离大于所述P型体掺杂区的底部表面与所述半导体衬底的表面之间的第二距离，且小于所述P型柱体的底部表面与所述半导体衬底的表面之间的第三距离。
[0008]可选的，所述隔离栅沟槽与所述P型柱体一一对应；其中，每个隔离栅沟槽的底部表面暴露出对应的P型柱体的刻蚀后的全部顶部表面，且所述隔离栅沟槽的底部表面轮廓大于所述P型柱体的顶部表面轮廓。
[0009]可选的，对所述半导体衬底以及P型柱体进行刻蚀以形成栅极沟槽，包括：在所述半导体衬底的表面形成图形化的掩膜层，其中，所述图形化的掩膜层在所述P型柱体的顶部表面的待刻蚀轮廓覆盖所述P型柱体的顶部表面，且所述图形化的掩膜层在所述P型柱体的顶部表面的待刻蚀轮廓大于所述P型柱体的顶部表面轮廓；采用所述图形化的掩膜层，对所
述半导体衬底以及P型柱体进行刻蚀。
[0010]可选的，在所述栅极沟槽内形成栅极结构，包括：在所述隔离栅沟槽内的底部表面和侧壁表面形成栅氧化层；在所述栅氧化层的表面形成栅导电层，其中，所述栅导电层填满所述隔离栅沟槽，或者，所述栅导电层覆盖所述隔离栅沟槽的底部表面和侧壁表面，且未填满所述隔离栅沟槽；对所述栅导电层进行回刻蚀，以得到位于所述隔离栅沟槽内的隔离栅结构。
[0011]可选的，如果所述栅导电层填满所述隔离栅沟槽，则回刻蚀后的栅导电层的顶部表面与所述半导体衬底的表面齐平；如果所述栅导电层覆盖所述隔离栅沟槽的底部表面和侧壁表面，且未填满所述隔离栅沟槽，则回刻蚀后的栅导电层的全部或部分位于所述隔离栅沟槽的侧壁表面且回刻蚀后的栅导电层的厚度小于所述隔离栅沟槽的厚度。
[0012]可选的，所述方法还包括：在所述栅极沟槽内形成栅极结构之后，形成介质层，所述介质层覆盖所述P型体掺杂区、所述栅极结构以及P型柱体；其中，如果所述栅导电层覆盖所述隔离栅沟槽的底部表面和侧壁表面，且未填满所述隔离栅沟槽，则所述介质层填充所述隔离栅沟槽内的剩余空间。
[0013]可选的，所述的SJ
‑
IGBT结构的形成方法还包括：在所述半导体衬底内形成P型柱体之前，向所述半导体衬底内进行P型体区离子注入，以形成P型体掺杂区。
[0014]可选的，所述的SJ
‑
IGBT结构的形成方法还包括：在所述半导体衬底内形成P型柱体之后，以及在对所述半导体衬底以及P型柱体进行刻蚀以形成栅极沟槽之前，向所述半导体衬底内进行P型体区离子注入，以形成P型体掺杂区。
[0015]可选的，所述的SJ
‑
IGBT结构的形成方法还包括：在所述栅极沟槽内形成栅极结构之后，以及在形成介质层之前，向所述半导体衬底内进行P型体区离子注入，以形成P型体掺杂区。
[0016]为解决上述技术问题，本专利技术实施例提供一种SJ
‑
IGBT结构，包括：半导体衬底；P型柱体，位于所述半导体衬底内；栅极沟槽，位于所述半导体衬底内，所述栅极沟槽包括隔离栅沟槽，每个隔离栅沟槽的底部表面暴露出一个或多个P型柱体的刻蚀后的全部顶部表面；栅极结构，形成于所述栅极沟槽内；其中，所述半导体衬底内具有P型体掺杂区，所述隔离栅沟槽的底部表面与所述半导体衬底的表面之间的第一距离大于所述P型体掺杂区的底部表面与所述半导体衬底的表面之间的第二距离，且小于所述P型柱体的底部表面与所述半导体衬底的表面之间的第三距离。
[0017]可选的，所述隔离栅沟槽与所述P型柱体一一对应；其中，每个隔离栅沟槽的底部表面暴露出对应的P型柱体的刻蚀后的全部顶部表面，且所述隔离栅沟槽的底部表面轮廓大于所述P型柱体的顶部表面轮廓。
[0018]可选的，所述栅极结构包括：栅氧化层，位于所述隔离栅沟槽内的底部表面和侧壁表面；栅导电层，位于所述栅氧化层的表面，所述栅导电层的顶部表面与所述半导体衬底的表面齐平，或者，所述栅导电层的全部或部分位于所述隔离栅沟槽的侧壁表面且所述栅导电层的厚度小于所述隔离栅沟槽的厚度。
[0019]可选的，所述的SJ
‑
IGBT结构还包括：P型体掺杂区，位于所述半导体衬底内；其中，所述P型体掺杂区是在所述半导体衬底内形成P型柱体之前形成的。
[0020]可选的，所述的SJ
‑
IGBT结构还包括：P型体掺杂区，位于所述半导体衬底内；其中，
所述P型体掺杂区是在所述半导体衬底内形成P型柱体之后，以及在对所述半导体衬底以及P型柱体进行刻蚀以形成栅极沟槽之前形成的。
[0021]可选的，所述的SJ
‑
IGBT结构还包括：P型体掺杂区，位于所述半导体衬底内；其中，所述P型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SJ
‑
IGBT结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成P型柱体；对所述半导体衬底以及P型柱体进行刻蚀以形成栅极沟槽，所述栅极沟槽包括隔离栅沟槽，每个隔离栅沟槽的底部表面暴露出一个或多个P型柱体的刻蚀后的全部顶部表面；在所述栅极沟槽内形成栅极结构；其中，所述半导体衬底内具有P型体掺杂区，所述隔离栅沟槽的底部表面与所述半导体衬底的表面之间的第一距离大于所述P型体掺杂区的底部表面与所述半导体衬底的表面之间的第二距离，且小于所述P型柱体的底部表面与所述半导体衬底的表面之间的第三距离。2.根据权利要求1所述的SJ
‑
IGBT结构的形成方法，其特征在于，所述隔离栅沟槽与所述P型柱体一一对应；其中，每个隔离栅沟槽的底部表面暴露出对应的P型柱体的刻蚀后的全部顶部表面，且所述隔离栅沟槽的底部表面轮廓大于所述P型柱体的顶部表面轮廓。3.根据权利要求1所述的SJ
‑
IGBT结构的形成方法，其特征在于，对所述半导体衬底以及P型柱体进行刻蚀以形成栅极沟槽，包括：在所述半导体衬底的表面形成图形化的掩膜层，其中，所述图形化的掩膜层在所述P型柱体的顶部表面的待刻蚀轮廓覆盖所述P型柱体的顶部表面，且所述图形化的掩膜层在所述P型柱体的顶部表面的待刻蚀轮廓大于所述P型柱体的顶部表面轮廓；采用所述图形化的掩膜层，对所述半导体衬底以及P型柱体进行刻蚀。4.根据权利要求1所述的SJ
‑
IGBT结构的形成方法，其特征在于，在所述栅极沟槽内形成栅极结构，包括：在所述隔离栅沟槽内的底部表面和侧壁表面形成栅氧化层；在所述栅氧化层的表面形成栅导电层，其中，所述栅导电层填满所述隔离栅沟槽，或者，所述栅导电层覆盖所述隔离栅沟槽的底部表面和侧壁表面，且未填满所述隔离栅沟槽；对所述栅导电层进行回刻蚀，以得到位于所述隔离栅沟槽内的隔离栅结构。5.根据权利要求4所述的SJ
‑
IGBT结构的形成方法，其特征在于，如果所述栅导电层填满所述隔离栅沟槽，则回刻蚀后的栅导电层的顶部表面与所述半导体衬底的表面齐平；如果所述栅导电层覆盖所述隔离栅沟槽的底部表面和侧壁表面，且未填满所述隔离栅沟槽，则回刻蚀后的栅导电层的全部或部分位于所述隔离栅沟槽的侧壁表面且回刻蚀后的栅导电层的厚度小于所述隔离栅沟槽的厚度。6.根据权利要求4所述的SJ
‑
IGBT结构的形成方法，其特征在于，所述方法还包括：在所述栅极沟槽内形成栅极结构之后，形成介质层，所述介质层覆盖所述P型体掺杂区、所述栅极结构以及P型柱体；其中，如果所述栅导电层覆盖所述隔离栅沟槽的底部表面和侧壁表面，且未填满所述隔离栅沟槽，则所述介质层填充所述隔离栅沟槽内的剩余空间。7.根据权利要求1所述的SJ
‑
IGBT...

【专利技术属性】
技术研发人员：李昊，邢军军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：