半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：在第一引出区内形成第一辅栅极结构；在有源区内，且在各主栅极结构周围的体区上形成源掺杂区；在形成源掺杂区之后，在第一辅栅极结构内形成第一凹槽，第一凹槽沿第二方向延伸，在相邻的主栅极结构之间的源掺杂区和体区内形成第二凹槽，第二凹槽沿第一方向延伸；向第一凹槽和第二凹槽下的外延层内注入第一掺杂离子，以在相邻的主栅极结构之间的体区底部以及第一辅栅结构底部形成第一注入区；在形成第一注入区之后，在第一凹槽内形成第一导电插塞和位于第一导电插塞上的第一导电层，在第二凹槽内形成第二导电插塞和位于第二导电插塞上的第二导电层，提高器件性能的同时，有利于节约制造成本。约制造成本。约制造成本。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着电子消费产品需求的增长，功率MOSFET(Metal Oxide Semiconductor Field
‑
Effect Transistor)的需求越来越大，例如磁盘驱动，汽车电子以及功率器件等等方面。沟槽栅MOSFET(Trench MOSFET)由于其器件的集成度较高，导通电阻较低，具有较低的栅
‑
漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。
[0003]沟槽栅MOSFET是一种具有垂直导电沟道的器件，处于导通的状态下电流会垂直地从漏极端流向源极端。沟槽栅MOSFET的导通电阻(Rsp)和击穿电压(BV)是其重要的参数指标之一，获得更高的击穿电压、更低的导通电阻可以提高产品的竞争力。为了改善中高压(50V～200V)沟槽栅MOSFET的导通电阻，超级结
‑
沟槽栅MOSFET概念被提了出来。以N沟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底和位于所述基底上的外延层，所述外延层包括有源区和围绕所述有源区的外围区，所述外围区包括两个第一引出区，所述两个第一引出区分别位于所述有源区两侧，且所述第一引出区和所述有源区沿第一方向排布；位于所述外延层内的体区；位于所述有源区内的若干主栅极结构，所述若干主栅极结构在垂直于所述基底表面方向上贯穿所述体区，所述若干主栅极结构平行于所述第一方向的，且沿第二方向排布，所述第一方向和所述第二方向相互垂直；位于所述第一引出区内的第一辅栅极结构，所述第一辅栅极结构在垂直于所述基底表面方向上贯穿所述体区，所述第一辅栅极结构平行于所述第二方向，且与所述主栅极结构电互连；位于所述第一辅栅极结构内的第一导电插塞，所述第一导电插塞沿所述第二方向延伸；位于所述有源区内所述体区上的源掺杂区，所述源掺杂区位于所述主栅极结构周围；位于相邻的所述主栅极结构之间的第二导电插塞，且所述第二导电插塞位于所述源掺杂区和所述体区内，所述第二导电插塞沿所述第一方向延伸；位于所述外延层上的第一导电层，所述第一导电层包括平行于所述第二方向的第一引出部，所述第一引出部和所述第一辅栅极结构通过所述第一导电插塞电连接；位于所述外延层上的第二导电层，所述第二导电层与所述源掺杂区、所述体区通过所述若干第二导电插塞电连接；位于外延层内的第一注入区，所述第一注入区位于相邻的主栅极结构之间的所述体区底部以及所述第一辅栅结构底部。2.如权利要求1所述的半导体结构，其特征在于，所述外围区还包括第二引出区，所述第二引出区平行于所述第一方向，且位于所述有源区和所述第一引出区的一侧；所述第一导电层还包括位于所述第二引出区上的端部，所述端部平行于所述第一方向，且与所述第一引出部电互连。3.如权利要求2所述的半导体结构，其特征在于，所述外围区还包括自外向内排布的若干屏蔽区，各所述屏蔽区包括第一屏蔽区和环绕所述第一屏蔽区的第二屏蔽区；所述半导体结构还包括：位于所述第一屏蔽区的第一屏蔽结构，所述第一屏蔽结构包括第二注入区和位于所述第二注入区上的第三导电插塞，所述第二注入区位于所述体区底部；位于所述第二屏蔽区的第二屏蔽结构，所述第二屏蔽结构包括伪栅极结构，所述伪栅极结构在垂直于所述基底表面方向上贯穿所述体区。4.如权利要求3所述的半导体结构，其特征在于，所述第一屏蔽区包括相互分立的第一区和第二区，所述第一区和所述第二区沿所述第一方向排布；所述第三导电插塞位于所述第一区和所述第二区内；所述端部与所述第一区内的所述第三导电插塞电互连；所述第一区还具有第二辅栅极结构，所述第二辅栅极结构包括第二辅栅介质层和位于所述第二辅栅介质层上的第二辅栅极；所述第三导电插塞还位于所述第二辅栅极结构内，且部分所述第二注入区位于所述第二辅栅极结构底部。5.如权利要求2所述的半导体结构，其特征在于，所述有源区内还具有电荷平衡区；所
述源掺杂区和所述主栅极结构位于所述电荷平衡区外的所述有源区内；所述第一导电层还包括位于所述电荷平衡区上的第二引出部，所述第二引出部与所述端部电互连。6.如权利要求5所述的半导体结构，其特征在于，还包括：位于所述电荷平衡区内的电荷平衡结构，所述电荷平衡结构包括位于所述体区底部的第三注入区以及位于所述体区内的第四导电插塞，所述电荷平衡结构包括平行于所述第一方向的若干第三区和位于所述若干第三区两侧的两个第四区，所述两个第四区和所述若干第三区沿所述第一方向排布，且分别与所述若干第三区的一端相连接，所述第四导电插塞与所述第二引出部电互连，且所述第四导电插塞与所述第二导电插塞相互隔离。7.如权利要求6所述的半导体结构，其特征在于，所述电荷平衡结构还包括第三辅栅极结构，所述第四导电插塞位于所述第三辅栅极结构内，且所述第三注入区位于所述第三辅栅极结构底部，所述第三辅栅极结构隔离所述第三注入区和所述体区，且和所述主栅极结构电互连；所述第三辅栅极结构包括第三栅介质层和位于所述第三栅介质层上的第三辅栅极。8.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述外延层上的层间介质层，所述第一导电层、所述第一导电插塞、所述第二导电层、所述第二导电插塞还位于所述层间介质层内。9.如权利要求1所述的半导体结构，其特征在于，所述基底和所述源掺杂区为第一导电类型，所述体区和所述第一注入区为第二导电类型，所述第一导电类型和所述第二导电类型不同。10.如权利要求1所述的半导体结构，其特征在于，所述主栅极结构包括主栅介质层和位于所述主栅介质层上的主栅极；所述第一辅栅极结构包括第一辅栅介质层和位于所述第一辅栅介质层上的第一辅栅极。11.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成外延层，所述外延层包括有源区和围绕所述有源区的外围区，所述外围区包括两个第一引出区，所述两个第一引出区分别位于所述有源区两侧，且所述第一引出区和所述有源区沿第一方向排布；在所述外延层内形成体区；在所述有源区内形成若干主栅极结构，所述若干主栅极结构在垂直于所述基底表面方向上贯穿所述体区，所述若干主栅极结构平行于所述第一方向且沿第二方向排布，所述第一方向和所述第二方向相互垂直；在所述第一引出区内形成第一辅栅极结构，所述第一辅栅极结构在垂直于所述基底表面方向上贯穿所述体区，所述第一辅栅极结构平行于所述第二方向，且与所述主栅极结构电互连；在所述有源区内，且在各主栅极结构周围的所述体区上形成源掺...

【专利技术属性】
技术研发人员：许昭昭，钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：