超导量子比特电路及其制备方法和量子计算机技术

本申请公开了一种超导量子比特电路及其制备方法和量子计算机，属于量子计算技术领域。本申请提供的超导量子比特电路包括位于抗蚀超导层的电容极板，以及位于易蚀超导层的至少两个约瑟夫森结，且所述约瑟夫森结的一端延伸至所述电容极板的上表面电连接。当由于工艺波动等因素，制备的约瑟夫森结不符合设计目标时，位于易蚀超导层的约瑟夫森结易于刻蚀去除重新制备，并且不会损伤位于抗蚀超导层的电容极板，避免了量子芯片整体报废导致的成本增加。加。加。

【技术实现步骤摘要】
超导量子比特电路及其制备方法和量子计算机


[0001]本申请属于量子信息领域，尤其是量子计算
，特别地，本申请涉及一种超导量子比特电路及其制备方法和量子计算机。

技术介绍

[0002]量子计算是一个很重要且已经被国内广泛关注的领域，基于约瑟夫森结的超导体系因具有可扩展性好、门操作保真度高等优点被认为是实现量子计算最有前景的体系之一。作为超导体系的关键元件，约瑟夫森结是一种三层薄膜构成的结构，即S(超导体)
‑
I(半导体或绝缘体)
‑
S(超导体)，包括两层超导金属，如铌膜或者铝膜，中间夹一层势垒层(通常是一层很薄的氧化膜)。在超导体系中，超导量子比特电路包括对地电容、与电容并联的闭环装置、以及控制信号线，该闭环装置由两个约瑟夫森结并联构成。
[0003]相关量子芯片制备工艺，首先，在衬底上形成超导金属层，并图形化该超导金属层获得接地层(GND)、对地电容等图形结构并裸露出用于制备约瑟夫森结的制备区，然后，在该制备区上进行制备约瑟夫森结的相关工艺，例如，在衬底上涂覆光刻胶，曝光显影后形成带有窗口的掩膜图形，再利用该掩膜图形在衬底上裸露出来的区域上蒸镀、氧化、再蒸镀制备获得与对地电容、接地层(GND)等电连接的约瑟夫森结。然而，由于工艺波动等因素，制备的约瑟夫森结不符合设计目标，影响到量子芯片的性能参数，导致量子芯片整体报废，进而增加成本。
专利技术创造内容
[0004]本申请的目的是提供一种超导量子比特电路及其制备方法和量子计算机，以解决现有技术中的不足。
[0005]本申请的一个实施例提供了一种超导量子比特电路，包括：
[0006]位于抗蚀超导层的电容极板；以及，位于易蚀超导层的至少两个约瑟夫森结，且所述约瑟夫森结的一端与所述电容极板的上表面电连接。
[0007]如上所述超导量子比特电路，在一些实施方式中，还包括位于抗蚀超导层的接地极板，所述接地极板与所述电容极板间隔。
[0008]如上所述超导量子比特电路，在一些实施方式中，包括一个所述电容极板，所述约瑟夫森结的另一端与所述接地极板的上表面电连接。
[0009]如上所述超导量子比特电路，在一些实施方式中，包括两个所述电容极板，所述约瑟夫森结的一端与一个所述电容极板的上表面电连接，另一端与另一个所述电容极板的上表面电连接。
[0010]如上所述超导量子比特电路，在一些实施方式中，包括两个非对称的约瑟夫森结。
[0011]如上所述超导量子比特电路，在一些实施方式中，两个所述约瑟夫森结的非对称度至少为0.2。
[0012]如上所述超导量子比特电路，在一些实施方式中，包括奇数数量的约瑟夫森结。
[0013]本申请的一个实施例提供了一种超导量子比特电路的制备方法，包括以下步骤：
[0014]形成抗蚀超导层，且所述抗蚀超导层包括电容极板；
[0015]形成易蚀超导层，且所述易蚀超导层包括至少两个约瑟夫森结，所述约瑟夫森结的一端与所述电容极板的上表面电连接；
[0016]判断所述约瑟夫森结的参数是否符合目标范围；以及，
[0017]若否，则刻蚀除去所述易蚀超导层，并返回所述形成易蚀超导层的步骤。
[0018]如上所述超导量子比特方法，在一些实施方式中，所述判断所述约瑟夫森结的参数是否符合目标范围的步骤，至少包括以下之一：
[0019]判断所述约瑟夫森结的电阻是否符合目标电阻范围；
[0020]判断所述约瑟夫森结的线宽是否符合目标线宽范围；
[0021]判断所述约瑟夫森结的层厚是否符合目标层厚范围。
[0022]本申请的一个实施例提供了一种量子计算机，包括如上所述超导量子比特电路。
[0023]与现有技术相比，本申请提供的超导量子比特电路包括位于抗蚀超导层的电容极板，以及位于易蚀超导层的至少两个约瑟夫森结，且所述约瑟夫森结的一端与所述电容极板的上表面电连接，因此，当位于易蚀超导层的约瑟夫森结不符合设计要求时，可以刻蚀去除重新制备，并且不会损伤位于抗蚀超导层的电容极板，从而避免了量子芯片的整体均需报废处理的情况。
附图说明
[0024]图1为相关技术中的约瑟夫森结的结构示意图；
[0025]图2为本申请实施例提供的一种超导量子比特电路的结构示意图；
[0026]图3为本申请实施例提供的另一种超导量子比特电路的结构示意图；
[0027]图4为本申请实施例提供的一种易蚀超导层的结构示意图；
[0028]图5为提供的一种超导量子比特电路的制备方法的流程图。
[0029]附图标记说明：
[0030]1－抗蚀超导层，11－第一电容极板，12－第二电容极板，13－脉冲调控信号线，14－磁通调控信号线，15－接地极板；
[0031]2－易蚀超导层，21－约瑟夫森结，211－第一超导电极，212－势垒层，213－第二超导电极，22－第一连接部，23－第二连接部。
具体实施方式
[0032]以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的“
技术介绍
”或“专利技术创造内容”部分或“具体实施方式”部分中呈现的任何明示或暗示信息的约束。
[0033]为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
[0034]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0035]另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
[0036]量子比特为一个遵循量子力学规律的二能级系统，可以处于0和1的任意叠加状态，是量子计算的基本单元。根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式上包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。
...

【技术保护点】

【技术特征摘要】
1.一种超导量子比特电路，其特征在于，包括：位于抗蚀超导层的电容极板；以及，位于易蚀超导层的至少两个约瑟夫森结，且所述约瑟夫森结的一端与所述电容极板的上表面电连接。2.根据权利要求1所述超导量子比特电路，其特征在于，还包括位于抗蚀超导层的接地极板，所述接地极板与所述电容极板间隔。3.根据权利要求2所述超导量子比特电路，其特征在于，包括一个所述电容极板，所述约瑟夫森结的另一端与所述接地极板的上表面电连接。4.根据权利要求2所述超导量子比特电路，其特征在于，包括两个所述电容极板，所述约瑟夫森结的一端与一个所述电容极板的上表面电连接，另一端与另一个所述电容极板的上表面电连接。5.根据权利要求1所述超导量子比特电路，其特征在于，包括两个非对称的约瑟夫森结。6.根据权利要求5所述超导量子比特电路，其特征在于，两个所述约瑟夫森结的非对称度至少为0.2。7...

【专利技术属性】
技术研发人员：请求不公布姓名，赵勇杰，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：