一种芯片堆叠封装结构制造技术

本实用新型专利技术公开了一种芯片堆叠封装结构，包括芯片基岛、堆叠芯片组和至少一个顶部芯片，堆叠芯片组设置在所述芯片基岛上方，顶部芯片设置在所述堆叠芯片组上方；所述堆叠芯片组包括上下依次堆叠设置的第一芯片和第二芯片，所述第一芯片和所述第二芯片之间设置有第一垫片，所述第一芯片和所述第一垫片之间设置有第一绝缘层，所述第一垫片和所述第二芯片之间设置有第二绝缘层，所述第二芯片与所述顶部芯片之间设置有第三绝缘层，所述第一芯片和所述第二芯片的尺寸相同，顶部芯片在竖直方向的投影完全落在所述第二芯片上，所述第一垫片在竖直方向的投影完全落在所述第一芯片上。本实用新型专利技术可以实现多层叠芯，增加垂直空间利用效率。率。率。

【技术实现步骤摘要】
一种芯片堆叠封装结构


[0001]本技术涉及建筑行业领域，尤其涉及一种芯片堆叠封装结构。

技术介绍

[0002]随着市场对智能设备的需求快速增长，对产品性能有着更高的要求，越来越多产品要求功耗低，体积小，处理速度快，可靠性高。所以为了获取更高集成度，更好电气性能，将多个具有不同功能的芯片集成到越来越小的尺寸中，从而得到单位体积内更多的晶体管密度，增加产品性能和封装复杂性。
[0003]但是受制于封装尺寸和芯片尺寸，往往一个封装内只允许1～2颗芯片的封装面积，平铺在基岛上面，再通过引线键合实现电气互通，这种方式垂直空间利用率低，芯片组合程度不高，功能性不够突出。或者金字塔型叠层封装，但是必须使用大小不同的芯片，下层芯片的面积要大于上层并且不影响焊线，这种特殊性强，普及性差。

技术实现思路

[0004]本技术的目的在于提供一种芯片堆叠封装结构，可以实现多层叠芯，增加垂直空间利用效率。
[0005]本技术是这样实现的：一种芯片堆叠封装结构，包括芯片基岛、堆叠芯片组和至少一个顶部芯片，所述堆叠芯片组设置在所述芯片基岛上方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片堆叠封装结构，其特征在于，包括芯片基岛(1)、堆叠芯片组(2)和至少一个顶部芯片(3)，所述堆叠芯片组(2)设置在所述芯片基岛(1)上方，所述顶部芯片(3)设置在所述堆叠芯片组(2)上方；所述堆叠芯片组(2)包括上下依次堆叠设置的第一芯片(21)和第二芯片(23)，所述第一芯片(21)和所述第二芯片(23)之间设置有第一垫片(22)，所述第一芯片(21)和所述第一垫片(22)之间设置有第一绝缘层(24)，所述第一垫片(22)和所述第二芯片(23)之间设置有第二绝缘层(25)，所述第二芯片(23)与所述顶部芯片(3)之间设置有第三绝缘层(26)，且所述顶部芯片(3)在竖直方向的投影完全落在所述第二芯片(23)上，所述第一芯片(21)和所述芯片基岛(1)之间设置有第五绝缘层(10)，所述第一垫片(22)在竖直方向的投影完全落在所述第一芯片(21)上。2.根据权利要求1所述的芯片堆叠封装结构...

【专利技术属性】
技术研发人员：孙彬，孙静，葛丰，李碧，李文学，程洪新，杨立鼎，
申请(专利权)人：宁波泰睿思微电子有限公司，
类型：新型
国别省市：