集成电路制造技术

公开了集成电路。集成电路包括双极晶体，双极晶体管包括公共集电极区，所述公共集电极区包括掩埋半导体层和环形阱。阱区被环形阱围绕，并被掩埋半导体层所界定。第一基极区和第二基极区由阱区形成，并通过垂直栅结构彼此隔开。在第一基极区中注入第一发射极区，在第二基极区中注入第二发射极区。导体轨道电耦接第一发射极区和第二基极区，以将双极晶体管配置为达林顿型器件。双极晶体管的结构可以与非易失性存储器单元共集成地制造。本实用新型专利技术的技术提供了性能良好、特别是具有高电流增益β的双极晶体管，并而不增加双极晶体管所占用的空间。间。间。

【技术实现步骤摘要】
集成电路


[0001]实施例和实现方式涉及集成电路，具体是双极晶体管(bipolar transistor)，以及用于制造双极晶体管的方法。

技术介绍

[0002]双极晶体管，通常包括例如p型的第一类型的掺杂半导体基极区、与基极区相邻的例如n型的第二类型的掺杂半导体集电极区，以及与基极区相邻的第二类型的掺杂半导体发射极区。
[0003]当在形成双极晶体管的半导体衬底中掺杂第一类型时，形成集电极区的第二类型的掺杂阱通常围绕基极区，这使得有可能用两个相反的PN结电绝缘基极区和衬底。
[0004]主要包括“数字”电子器件的集成电路，例如互补技术CMOS(互补金属氧化物半导体)中的逻辑电路和用于存储数字数据的非易失性存储器电路，可以包括双极晶体管，例如，在具有与温度无关的参考电压的发电机电路(如带隙电路)中发现。
[0005]在这种类型的集成电路中用于制造双极晶体管的步骤通常与数字电子设备的制造步骤共集成，即，与为其他数字元件提供的步骤同时执行的步骤，而不是专门用于双极晶体管。
[0006]例如，在形成掩埋在半导体衬底的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括设置在第一类型的掺杂半导体衬底中和/或设置在所述第一类型的掺杂半导体衬底上的达林顿型双极晶体管，所述达林顿型双极晶体管包括：公共集电极区，用于所述达林顿型双极晶体管的第一晶体管和第二晶体管，所述公共集电极区包括在所述掺杂半导体衬底中与第一类型相反的第二类型的掩埋半导体层，以及连接所述掩埋半导体层的所述第二类型的掺杂环形阱；所述第一类型的掺杂半导体阱，由所述环形阱围绕并且由所述掩埋半导体层界定；垂直结构，垂直延伸穿过所述掺杂半导体阱，以将所述掺杂半导体阱划分为包含用于所述第一晶体管的第一基极区，所述第一基极区与用于所述第二晶体管的第二基极区电绝缘；用于所述第一晶体管的所述第二类型的掺杂第一发射极区，位于所述第一基极区中；用于所述第二晶体管的所述第二类型的掺杂第二发射极区，位于所述第二基极区中；以及导体轨道，用于将用于所述第一晶体管的所述第一发射极区与用于所述第二晶体管的所述第二基极区电耦接。2.根据权利要求1所述的集成电路，其特征在于，所述垂直结构包括填充有导电材料的沟槽，所述导电材料由所述沟槽的底部和侧面上的介电壳电绝缘。3.根据权利要求2所述的集成电路，其特征在于，所述垂直结构还包括注入区，所述注入区位于包含由所述第二类型掺杂的所述第一基极区和所述第二基极区的所述掺杂半导体阱中，并且占据所述沟槽的所述底部和所述掩埋半导体层之间的空间。4.根据权利要求1所述的集成电路，其特征在于，所述垂直结构在包含所述第一基极区和所述第二基极区的所述掺杂半导体阱中从所述掺杂半导体阱的前表面垂直延伸，并且在所述前表面的平面方向上纵向地从围绕所述掺杂半导体阱的所述掺杂环形阱的一个边缘径向地延伸到另一个边缘。5.根据权利要求1所述的集成电路，其特征在于，还包括非易失性存储器单元，所述非易失性存储器单元包括浮栅晶体管和具有垂直栅极的掩埋存取晶体管，其中包含所述第一基极区和所述第二基极区的所述掺杂半导体阱与包含所述浮栅晶体管的沟道区的所述非易失性存储器单元的阱具有相同的深度、相同的组成和相同的掺杂剂浓度。6.根据权利要求5所述的集成电路，其特征在于：所述公共集电极区的所述掩埋半导体层具有与构成在所述非易失性存储器单元的所述阱下...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：