半导体器件及其制造方法技术

公开了一种半导体器件及其制造方法，其在漏电极设置第一导电柱和第二导电柱，第一导电柱连接至金属硅化物，通过金属硅化物连接漂移区，第二导电柱直接连接至漂移区。本发明专利技术提供的半导体器件及其制造方法设置两种导电柱引出漏电极，可在漂移区无漏掺杂区的情况下实现漏电极的引出，降低了漏掺杂区对半导体器件的横向尺寸的占用，为半导体器件的横向尺寸的降低提供了便利。低提供了便利。低提供了便利。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体
，具体地，涉及半导体器件及其制造方法。

技术介绍

[0002]LDMOS(Lateral Double Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体晶体管)以其开关速度快、能够满足高击穿电压的应用场合、比双极型晶体管能承受更大功率、工作频率更高、更容易与Bi
‑
CMOS(Bipolar Complementary Metal Oxide Semiconductor，双极型及互补金属氧化物半导体)集成电路工艺兼容且能组成BCD(Bipolar CMOS DMOS，双CMOS集成电路技术)电路作为其高压单元等优点而被广泛地采用，DCMOS电路大量使用在驱动器、高频功率放大器等场合。
[0003]但LDMOS器件的结构在横向方向展开，其横向尺寸较大，对集成电路的面积占用大，不利于集成电路的集成密度的提升。

技术实现思路

[0004]鉴于上述问题，本专利技术的目的在于提供一种半导体器件及其制造方法，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体掺杂区；图案化的层间介质层，设置在所述半导体掺杂区上；电极结构，通过所述层间介质层的开孔连接至所述半导体掺杂区，其中，所述半导体掺杂区上还包括图案化的金属硅化物层，所述电极结构包括第一导电柱和第二导电柱，所述第一导电柱连接至所述金属硅化物层，所述第二导电柱连接至所述半导体掺杂区上表面，所述半导体掺杂区内不包括与所述第一导电柱和所述第二导电柱接触的重掺杂区，所述半导体掺杂区的掺杂浓度不大于10
18
cm
‑3。2.根据权利要求1所述的半导体器件，其中，所述第一导电柱和所述第二导电柱的结构一致，且均包括依次层叠设置的金属垫层和导电柱。3.根据权利要求2所述的半导体器件，其中，所述金属垫层依次层叠设置的钛层和氮化钛层。4.根据权利要求3所述的半导体器件，其中，所述金属垫层的钛层的厚度为200埃至400埃。5.根据权利要求3或4所述的半导体器件，其中，所述金属垫层的氮化钛层的厚度为50埃至100埃。6.根据权利要求3所述的半导体器件，其中，所述第一导电柱和所述第二导电柱为钨导电柱。7.根据权利要求1所述的半导体器件，其中，所述第一导电柱和所述第二导电柱引出后并联连接。8.根据权利要求1所述的半导体器件，其中，所述半导体掺杂区的掺杂浓度不大于10
15
cm
‑3。9.根据权利要求1所述的半导体器件，其中，还包括：衬底；第一体区，设置在所述衬底上表面；漂移区，设置在所述衬底上表面；第一源掺杂区，设置在所述第一体区上表面；第一栅极结构，设置在所述衬底上，由所述第一源掺杂区延伸至所述漂移区；其中，所述半导体掺杂区对应所述漂移区。10.根据权利要求9所述的半导体器件，其中，还包括：第二体区，设置在所述衬底上，且所述第二体区与所述第一体区分别位于所述漂移区的两侧；第二源掺杂区，...

【专利技术属性】
技术研发人员：王欢，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：