PIN二极管的制备方法以及PIN二极管技术

本申请公开了PIN二极管的制备方法以及PIN二极管，其中，制备方法包括以下步骤：(1)提供N

【技术实现步骤摘要】
PIN二极管的制备方法以及PIN二极管


[0001]本专利技术涉及半导体器件
，特别涉及PIN二极管的制备方法以及PIN二极管。

技术介绍

[0002]SiC(碳化硅)因其禁带宽度大于或等于3.2eV，又被称为宽禁带半导体材料。SiC作为第三代半导体材料，和第一代、第二代半导体材料相比，具有高热导率、高击穿场强、高饱和电子漂移速率和高键合能等优点，可以满足现代电子技术对高温、高功率、高压、高频以及抗辐射等恶劣条件的新要求，是当前半导体材料领域最有前景的材料。
[0003]作为SiC功率器件的一部分，现有PIN二极管存在着击穿电压较低的问题。

技术实现思路

[0004]本专利技术针对上述问题，提出了一种耐高压的PIN二极管的制备方法以及PIN二极管。
[0005]本专利技术采取的技术方案如下：
[0006]一种PIN二极管的制备方法，包括以下步骤：
[0007](1)提供N
+
SiC衬底并清洗；
[0008](2)在N
+
SiC衬底的一侧蒸镀形成第一电极；
[0009](3)在N
+
SiC衬底的另一侧加工出SiN
x
耐压层，对SiN
x
耐压层在惰性气体中进行高温退火处理，随后自然冷却降温；
[0010](4)对SiN
x
耐压层进行定量掺杂，得到轻掺杂的SiN
x
耐压层；
[0011](5)通过离子注入的方式在轻掺杂的SiN
x
耐压层的表面外延生长出N
‑
漂移层；
[0012](6)通过离子注入的方式在N
‑
漂移层的表面外延生长出P
+
传输层；
[0013](7)在P
+
传输层的表面蒸镀形成第二电极。
[0014]本申请设置SiN
x
耐压层，提高了界面特性，SiN
x
耐压层具有较高的介电常数，能够减少栅极漏电，能够有效提高抗击穿能力。将SiN
x
耐压层在惰性气体中退火，能够有效提高SiN
x
耐压层的可靠性；定量掺杂得到轻掺杂的SiNx耐压层能够便于PIN二极管反向偏置时，空间电荷区扩散到SiN
x
耐压层；P
+
传输层能够为N
‑
漂移层提供少子，从而能够有效的降低N
‑
漂移层电阻，另外在PIN二极管反向偏置时，使得空间电荷区向SiN
x
耐压层扩散。本申请耐压能力提升源于PIN二极管反偏时空间电荷区向SiN
x
耐压层的扩散。
[0015]实际运用时，优选的，SiN
x
耐压层的掺杂浓度是N
‑
漂移区掺杂浓度的两倍，相同电压下扩散长度是原来的1/2。
[0016]实际运用时，可以通过LPCVD设备生长出介质层，这种方式操作方便，成本较低。
[0017]于本专利技术其中一实施例中，所述步骤(3)中，SiN
x
耐压层的厚度为2
‑
3μm。
[0018]于本专利技术其中一实施例中，所述N
‑
漂移层的厚度为4
‑
6μm。
[0019]于本专利技术其中一实施例中，所述P
+
传输层的厚度为4
‑
10μm。
[0020]于本专利技术其中一实施例中，所述步骤(3)中，高温退火的温度为200
‑
500℃，退火时间30min
‑
60min，惰性气体为氮气或者氩气。
[0021]于本专利技术其中一实施例中，所述步骤(3)中，SiN
x
耐压层通过离子注入的方式在N
+
SiC衬底上外延生长出，外延生长源为氨气和二氯二氢硅，生长温度为600
‑
1200℃。
[0022]于本专利技术其中一实施例中，所述步骤(4)中，掺杂杂质为N或P，掺杂浓度是2
×
10
15
‑2×
10
17
cm
‑3。
[0023]于本专利技术其中一实施例中，所述步骤(5)中，外延生长中的外延生长源为硅烷或甲烷，生长温度1500
‑
1700℃，掺杂杂质为N或P，掺杂浓度是1
×
10
15
‑1×
10
17
cm
‑3。
[0024]于本专利技术其中一实施例中，所述步骤(6)中，外延生长中的外延生长源为硅烷或甲烷，生长温度1500
‑
1700℃，掺杂杂质为Al或B，掺杂浓度是1
×
10
18
‑1×
10
20
cm
‑3。
[0025]于本专利技术其中一实施例中，所述第一电极为阴极，材质为Ti或Ni，所述第二电极为阳极，材质为Ti或Ni。
[0026]本申请还公开了一种PIN二极管，包括：
[0027]N
+
SiC衬底，具有正面和背面；
[0028]第一电极，设置在N
+
SiC衬底的背面；
[0029]SiN
x
耐压层，设置在N
+
SiC衬底的正面；
[0030]N
‑
漂移层，设置在SiN
x
耐压层的表面；
[0031]P
+
传输层，设置在N
‑
漂移层的表面；以及
[0032]第二电极，设置在P
+
传输层的表面。
[0033]本专利技术的有益效果是：本申请设置SiN
x
耐压层，提高了界面特性，SiN
x
耐压层具有较高的介电常数，能够减少栅极漏电，能够有效提高抗击穿能力。将SiN
x
耐压层在惰性气体中退火，能够有效提高SiN
x
耐压层的可靠性；定量掺杂得到轻掺杂的SiNx耐压层能够便于PIN二极管反向偏置时，空间电荷区扩散到SiN
x
耐压层；P
+
传输层能够为N
‑
漂移层提供少子，从而能够有效的降低N
‑
漂移层电阻，另外在PIN二极管反向偏置时，使得空间电荷区向SiN
x
耐压层扩散。本申请耐压能力提升源于PIN二极管反偏时空间电荷区向SiN
x
耐压层的扩散。
附图说明
[0034]图1是PIN二极管的示意图。
[0035]图中各附图标记为：
[0036]1、N
+
SiC衬底；2、第一电极；3、SiN
x
耐压层；4、N
‑
漂移层；5、P
...

【技术保护点】

【技术特征摘要】
1.一种PIN二极管的制备方法，其特征在于，包括以下步骤：(1)提供N
+
SiC衬底并清洗；(2)在N
+
SiC衬底的一侧蒸镀形成第一电极；(3)在N
+
SiC衬底的另一侧加工出SiN
x
耐压层，对SiN
x
耐压层在惰性气体中进行高温退火处理，随后自然冷却降温；(4)对SiN
x
耐压层进行定量掺杂，得到轻掺杂的SiN
x
耐压层；(5)通过离子注入的方式在轻掺杂的SiN
x
耐压层的表面外延生长出N
‑
漂移层；(6)通过离子注入的方式在N
‑
漂移层的表面外延生长出P
+
传输层；(7)在P
+
传输层的表面蒸镀形成第二电极。2.如权利要求1所述的PIN二极管的制备方法，其特征在于，所述步骤(3)中，SiN
x
耐压层的厚度为2
‑
3μm。3.如权利要求1所述的PIN二极管的制备方法，其特征在于，所述N
‑
漂移层的厚度为4
‑
6μm。4.如权利要求1所述的PIN二极管的制备方法，其特征在于，所述P
+
传输层的厚度为4
‑
10μm。5.如权利要求1所述的PIN二极管的制备方法，其特征在于，所述步骤(3)中，高温退火的温度为200
‑
500℃，退火时间30min
‑
60min，惰性气体为氮气或者氩气。6.如权利要求1所述的PIN二极管的制备方法，其特征在于，所述步骤(4)中，掺杂杂质为N或P，掺杂浓度是2
×...

【专利技术属性】
技术研发人员：李京波，简亮，高伟，
申请(专利权)人：浙江芯科半导体有限公司，
类型：发明
国别省市：