半导体装置制造方法及图纸

本公开涉及半导体装置。当执行锁步操作的CPU中的一个CUP发生故障并且故障类型为SW故障时，半导体装置将由正常操作的CPU的SR和GR保存的信息复制到发生SW故障的CPU，从而继续过程而没有停止锁步操作。另一方面，当故障类型为HW故障时，故障CPU将被停止以仅使用正常CPU继续过程。CPU继续过程。CPU继续过程。

【技术实现步骤摘要】
半导体装置
[0001]优先权要求
[0002]于2021年9月1日提交的日本专利申请No.2021
‑
142815的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。


[0003]本公开涉及一种半导体装置，并且是一种有效地应用于例如被配置为执行锁步操作(lock step operation)的半导体装置的技术，在该锁步操作中，多个CPU核心并行执行同一过程(process)。

技术介绍

[0004]作为半导体装置，存在需要高可靠性的车载处理器。作为提高可靠性的技术，车载处理器有时采用锁步操作，在该锁步操作中，两个CPU(中央处理单元)核心在同一周期内操作，并且两个CPU核心被使得执行同一过程。作为被配置为执行锁步操作的半导体装置的提议，存在相关技术。
[0005][专利文献1]日本未审查专利申请公开No.2016
‑
35626

技术实现思路

[0006]在日本未审查专利申请公开No.2016
‑
35626中公开的半导体装置中，当执行锁步操作的两个CPU核心中的一个CPU核心发生故障时，故障CPU停止并且仅使用正常CPU来继续过程。即，由于其中检测到故障的CPU核心无论故障类型(硬件(HW)故障或软件(SW)故障)而被停止，因此专利文献1的半导体装置具有不能继续锁步操作并且无法提高可靠性的问题。
[0007]本公开的一个目的是提供一种能够基于故障类型，来切换是在锁步操作中继续该过程、还是故障CPU停止并且仅使用正常CPU来继续该过程的技术。
[0008]从本说明书和附图的描述中，其他目的和新颖特征将很清楚。
[0009]下面将简要描述本公开中的典型实施例的概要。
[0010]根据实施例的一种半导体装置包括：包括执行锁步操作的第一CPU和第二CPU的计算单元；以及序列控制电路，其中第一CPU和第二CPU中的每一者包括：系统寄存器(SR)和通用寄存器(GR)；被配置为检查对应CPU是否正在正确操作的副本诊断电路；被配置为输入SR和GR的保存信息(held information)的输入端口；被配置为输出SR和GR的保存信息的输出端口；以及被配置为确定故障类型的自诊断电路，其中计算单元包括被配置为在锁步操作中执行比较操作的锁步控制电路，其中序列控制电路包括：被配置为基于来自副本诊断电路的信息，确定故障CPU并且执行回滚过程(rollback process)的故障CPU确定电路；被配置为基于来自自诊断电路的信息，确定故障类型的软件(SW)故障确定电路；以及被配置为将正常操作的正常CPU的SR和GR的保存信息复制到发生故障的故障CPU的SR和GR的移位控制电路；以及被配置为恢复锁步操作的LS恢复控制电路，并且其中当SW故障确定电路确定故障CPU的故障类型为SW故障时，序列控制电路将作为第一CPU和第二CPU中的一者的、正常
CPU的SR和GR的保存信息复制到作为第一CPU和第二CPU中的另一者的、被确定为发生SW故障的故障CPU的SR和GR，从而继续锁步操作的过程。
[0011]通过根据上述实施例的半导体装置，当执行锁步操作的CPU中的一个发生故障并且如果故障是SW故障时，由正常操作的CPU的SR和GR的保存的信息被复制到发生SW故障的CPU，由此该过程可以继续，而无需停止锁步操作。结果，可以提高半导体装置的可靠性。
附图说明
[0012]图1是示出根据实施例的半导体装置的控制方法的流程图；
[0013]图2是示出根据第一示例的半导体装置的整体芯片的框图；
[0014]图3是图2中的CPU块的配置示例和序列控制电路的配置示例的说明图；
[0015]图4是图3中的CPU块和序列控制电路的操作的说明图；
[0016]图5是SR和GR的配置示例和复制操作的说明图；
[0017]图6是锁步比较的死区(dead period)的说明图；
[0018]图7是根据第二示例的CPU块的配置示例和序列控制电路的配置示例的说明图；
[0019]图8是示出根据第二示例的SR和GR的配置示例的图；
[0020]图9是图8中的SR和GR的复制操作的说明图；
[0021]图10是根据第三示例的CPU块的配置示例和序列控制电路的配置示例的说明图；
[0022]图11是图10中的CPU块和序列控制电路的操作的说明图；
[0023]图12是图10中的SR和GR的配置示例和复制操作的说明图；
[0024]图13是根据第四示例的CPU块的配置示例和序列控制电路的配置示例的说明图；
[0025]图14是图13中的CPU块和序列控制电路的操作的说明图；
[0026]图15是根据第四示例的SR和GR的配置示例和复制操作的说明图；
[0027]图16是根据第五示例的2个CPU核心块的配置示例和序列控制电路的配置示例的说明图；
[0028]图17是示出根据第八示例的锁步操作恢复控制的操作的图；
[0029]图18是示出根据第九示例的互连的配置示例的图；
[0030]图19是根据第九示例的互连块的配置示例和序列控制电路的配置示例的说明图；
[0031]图20是图19中的互连块和序列控制电路的操作的说明图；
[0032]图21是根据第十示例的CPU块的配置示例和序列控制电路的配置示例的说明图；
[0033]图22是图21中的CPU块和序列控制电路的操作的说明图；以及
[0034]图23是SR和GR的配置示例和复制操作的说明图。
具体实施方式
[0035]在下文中，将参考附图描述实施例、示例和修改。然而，在以下描述中，相同的组件由相同的附图标记表示，并且在某些情况下将省略其重复描述。附图与实际方面相比可以示意性地示出以便使描述更清楚，但它们仅是示例，并不限制对本专利技术的解释。
[0036]首先，将描述故障类型等。
[0037]半导体装置的故障通常包括硬件(HW)故障和软件(SW)故障。HW故障是由于诸如电路本身损坏等致命损坏而发生的。在SW故障中，半导体装置、存储器设备等由于某种原因
(例如，噪声或宇宙射线)而暂时失灵。在SW故障的情况下，半导体装置的电路本身没有损坏，并且因此通过重启(restart)(或复位(reset)或数据修复(ECC(纠错码(Error
‑
correcting code)、纠错(error correction)：SEC(单次纠错))而返回到正常状态。
[0038]到目前为止，SW故障的发生概率低于HW故障的发生概率。这是因为，半导体装置的尺寸相对较大、电源电压高、并且操作频率低。此外，由于一些噪声而导致失灵的概率很低。
[0039]接下来，将描述车载半导体装置中的故障。
[0040]近年来，车载半导体装置所需要的功能(AI(人工智能)/机器学习等)不断增加，并且车载半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：计算单元，包括执行锁步操作的第一CPU和第二CPU；以及序列控制电路，其中所述第一CPU和第二CPU中的每一者包括：系统寄存器SR和通用寄存器GR；副本诊断电路，被配置为检查对应的CPU是否正在正确操作；输入端口，被配置为输入所述SR和所述GR的保存信息；输出端口，被配置为输出所述SR和所述GR的保存信息；以及自诊断电路，被配置为确定故障类型，其中所述计算单元包括锁步控制电路，所述锁步控制电路被配置为在锁步操作中执行比较操作，其中所述序列控制电路包括：故障CPU确定电路，被配置为基于来自所述副本诊断电路的信息来确定故障CPU并且执行回滚过程；软件SW故障确定电路，被配置为基于来自所述自诊断电路的信息来确定故障类型；以及移位控制电路，被配置为将正常操作的正常CPU的所述SR和所述GR的保存信息复制到具有故障的故障CPU的所述SR和所述GR，以及其中当所述SW故障确定电路确定所述故障CPU的所述故障类型为SW故障时，所述序列控制电路将作为所述第一CPU和所述第二CPU中的一者的所述正常CPU的所述SR和所述GR的所述保存信息复制到作为所述第一CPU和所述第二CPU中的另一者的、被确定为具有所述SW故障的所述故障CPU的所述SR和所述GR，从而继续所述锁步操作的过程。2.根据权利要求1所述的半导体装置，其中当所述SW故障确定电路确定所述故障CPU的所述故障类型为硬件HW故障时，所述序列控制电路使作为所述第一CPU和所述第二CPU中的另一者的、被确定为具有所述HW故障的所述故障CPU停止，从而仅使用作为所述第一CPU和所述第二CPU中的一者的所述正常CPU继续过程。3.根据权利要求2所述的半导体装置，其中所述序列控制电路包括锁步恢复控制电路，所述锁步恢复控制电路被配置为控制用以恢复所述锁步操作的定时，并且被配置为确定指示从所述第一CPU和所述第二CPU中的每一者输出的有效数据的信号并且控制由所述锁步...

【专利技术属性】
技术研发人员：大谷敬之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：