栅极结构和包括该栅极结构的半导体器件制造技术

本公开涉及一种栅极结构，包括：第一栅电极，包括金属；栅极阻挡图案，在第一栅电极上，并且包括金属氮化物；以及第二栅电极，在栅极阻挡图案上。栅极结构被掩埋在衬底的上部中。栅极阻挡图案具有平坦的上表面和不平坦的下表面。表面。表面。

【技术实现步骤摘要】
栅极结构和包括该栅极结构的半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月24日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0111395的优先权，其全部公开内容通过引用合并于此。


[0003]本公开的示例实施例涉及一种栅极结构和一种包括该栅极结构的半导体器件。

技术介绍

[0004]在DRAM器件中，可以通过在衬底上形成凹槽并在该凹槽中顺序地形成第一栅电极、第二栅电极和栅极掩模来形成掩埋栅极结构。第一栅电极和第二栅电极的材料可以扩散到彼此中。

技术实现思路

[0005]一个方面是提供一种具有改进特性的栅极结构。
[0006]另一方面是提供一种包括具有改进特性的栅极结构的半导体器件。
[0007]根据一个或多个示例实施例的各个方面，提供了一种栅极结构。该栅极结构可以包括：第一栅电极，包括金属；栅极阻挡图案，在第一栅电极上，并且包括金属氮化物；以及第二栅电极，在栅极阻挡图案上。栅极结构可以被掩埋在衬底的上部中。栅极阻挡图案可以具有平坦的上表面和不平坦的下表面。
[0008]根据一个或多个示例实施例的各个方面，提供了一种栅极结构。该栅极结构可以包括：第一栅电极；栅极阻挡图案结构，在第一栅电极上，该栅极阻挡图案结构包括第一栅极阻挡图案和第二栅极阻挡图案，第一栅极阻挡图案包括第一材料，第二栅极阻挡图案包括与第一材料不同的第二材料；以及第二栅电极，在栅极阻挡图案结构上。栅极结构可以被掩埋在衬底的上部中。栅极阻挡图案结构可以具有平坦的上表面和不平坦的下表面。
[0009]根据一个或多个示例实施例的各个方面，提供了一种半导体器件。该半导体器件可以包括：有源图案，在衬底上；隔离图案，覆盖有源图案的侧壁；栅极结构，被掩埋在有源图案和隔离图案的上部中，并沿平行于衬底的上表面的第一方向延伸；位线结构，接触有源图案的中心上表面，并沿平行于衬底的上表面且垂直于第一方向的第二方向延伸；接触插塞结构，接触有源图案的相对端中的每一端的上表面；以及电容器，在接触插塞结构上。栅极结构可以包括：第一栅电极，沿第一方向延伸，并且包括金属；栅极阻挡图案结构，在第一栅电极上，并且包括金属氮化物；以及第二栅电极，在栅极阻挡图案结构上。栅极阻挡图案结构可以具有平坦的上表面和不平坦的下表面。
附图说明
[0010]参照附图，根据以下详细描述，上述和其他方面将变得容易理解，在附图中：
[0011]图1至图7是示出了根据示例实施例的形成栅极结构的方法的平面图和截面图；
[0012]图8和图9是示出了根据示例实施例的形成栅极结构的方法的截面图；
[0013]图10至图24是示出了根据示例实施例的制造半导体器件的方法的平面图和截面图；以及
[0014]图25是示出了根据示例实施例的半导体器件的截面图。
具体实施方式
[0015]将理解，虽然在本文中可以使用术语“第一”、“第二”和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分加以区分。因此，在不脱离本说明书的教导的情况下，以下讨论的“第一”元件、组件、区域、层或部分可以被称为“第二”或“第三”元件、组件、区域、层或部分。
[0016]在下文中，在说明书中(并且不一定在权利要求中)，与衬底的上表面基本平行并且彼此基本垂直的两个方向可以分别被称为第一方向D1和第二方向D2，并且基本平行于衬底的上表面并且相对于第一方向D1和第二方向D2具有锐角的方向可以被称为第三方向D3。
[0017]根据各种示例实施例的栅极结构可以包括第一栅电极和第二栅电极之间的栅极阻挡图案，并且可以防止包括在第一栅电极中的材料和包括在第二栅电极中的材料之间的扩散。因此，栅极结构可以具有增强的电特性。
[0018]另外，在形成栅极结构的方法中，可以简化形成第一栅电极和栅极阻挡图案的工艺，并且因此可以增强形成栅极结构的工艺裕度。
[0019]图1至图7是示出了根据示例实施例的形成栅极结构的方法的平面图和截面图。具体地，图1、图3和图6是平面图，并且图2、图4
‑
图5和图7分别是沿对应平面图的线A
‑
A
’
截取的截面图。
[0020]参照图1和图2，可以在衬底100上形成有源图案105，并且可以形成隔离图案110以覆盖有源图案105的侧壁。
[0021]衬底100可以包括硅、锗、硅锗或III
‑
V族化合物半导体，例如，GaP、GaAs或GaSb。在示例实施例中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
[0022]可以通过去除衬底100的上部以形成第一凹槽来形成有源图案105，并且多个有源图案150可以形成为在第一方向D1和第二方向D2中的每个方向上彼此间隔开(最好见图1)。多个有源图案105中的每一个可以沿第三方向D3延伸。
[0023]隔离图案110可以包括氧化物，例如，氧化硅。
[0024]包括例如非晶碳层(ACL)或旋涂硬掩模(SOH)的蚀刻掩模可以形成在有源图案105和隔离图案110上，并且可以使用该蚀刻掩模部分地蚀刻有源图案105和隔离图案110以形成沿第一方向D1延伸的第二凹槽120。在示例实施例中，多个第二凹槽120可以在第二方向D2上彼此间隔开。
[0025]可以通过例如灰化工艺和/或剥离工艺去除蚀刻掩模，并且可以暴露有源图案105和隔离图案110。
[0026]栅极绝缘图案135可以共形地形成在第二凹槽120的内壁上。栅极绝缘图案135可以包括氧化物，例如，氧化硅。
[0027]在示例实施例中，栅极绝缘图案135可以通过对由第二凹槽120暴露的有源图案
105和隔离图案110执行热氧化工艺来形成。
[0028]参照图3和图4，可以形成第一栅电极145以填充第二凹槽120的下部，并且可以形成第一栅极阻挡层150以填充第二凹槽120的上部。第一栅极阻挡层150也可以形成在有源图案105和隔离图案110上。
[0029]可以通过执行包括第一化学气相沉积(CVD)工艺和/或第一原子层沉积(ALD)工艺的第一沉积工艺以在第二凹槽120中形成第一栅电极层，并对第一栅电极层执行净化工艺以去除第一栅电极层的上部来形成第一栅电极145。换言之，第二凹槽120中的第一栅电极层的上部可以通过净化工艺去除。在一些示例实施例中，第一栅电极层中形成在有源图案105和隔离图案110上的部分可以通过净化工艺去除。因此，第一栅电极145可以具有不平坦的上表面。
[0030]可以通过执行包括第二CVD工艺和/或第二ALD工艺的第二沉积工艺来形成第一栅极阻挡层150以填充第二凹槽120，并且第一栅极阻挡层150还可以形成在有源图案105本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极结构，包括：第一栅电极，包括第一金属；栅极阻挡图案，在所述第一栅电极上，并且包括金属氮化物；以及第二栅电极，在所述栅极阻挡图案上，其中，所述栅极结构被掩埋在衬底的上部中，并且其中，所述栅极阻挡图案具有平坦的上表面和不平坦的下表面。2.根据权利要求1所述的栅极结构，其中，所述栅极阻挡图案包括与所述第一金属不同的第二金属。3.根据权利要求1所述的栅极结构，其中，所述第一栅电极包括钨、钼、钽或钛，并且其中，所述栅极阻挡图案包括氮化钨、氮化钼、氮化钽或氮化钛。4.根据权利要求1所述的栅极结构，其中，所述第二栅电极包括掺杂的多晶硅。5.根据权利要求1所述的栅极结构，还包括：栅极掩模，在所述第二栅电极上；以及栅极绝缘图案，在所述第一栅电极的下表面和侧壁上以及在所述栅极阻挡图案、所述第二栅电极和所述栅极掩模中的每一个的侧壁上。6.一种栅极结构，包括：第一栅电极；栅极阻挡图案结构，在所述第一栅电极上，所述栅极阻挡图案结构包括第一栅极阻挡图案和第二栅极阻挡图案，所述第一栅极阻挡图案包括第一材料，所述第二栅极阻挡图案包括与所述第一材料不同的第二材料；以及第二栅电极，在所述栅极阻挡图案结构上，其中，所述栅极结构被掩埋在衬底的上部中，并且其中，所述栅极阻挡图案结构具有平坦的上表面和不平坦的下表面。7.根据权利要求6所述的栅极结构，其中，所述第二栅极阻挡图案的上表面和所述第一栅极阻挡图案的下表面是不平坦的。8.根据权利要求7所述的栅极结构，其中，所述第二栅极阻挡图案的下表面是不平坦的。9.根据权利要求6所述的栅极结构，其中，所述第一栅极阻挡图案的厚度是不均匀的。10.根据权利要求6所述的栅极结构，其中：所述第一栅电极包括金属，所述第二栅极阻挡图案包括金属氮氧化物，并且所述第一栅极阻挡图案包括金属氮化物。11.根据权利要求10所述的栅极结构，其中，所述第一栅极阻挡图案和所述第二栅极阻挡图案中的每一个包括相同的金属，所述相同的金属与包括在所述第一栅电极中的金属不同。12.根据权利要求6所述的栅极结构，其中，所述第二栅电极包括掺杂的多晶硅。13.根据权利要求6所述的栅极结...

【专利技术属性】
技术研发人员：李在珍，金莹俊，朴薰荣，尹泰景，李殷沃，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：