半导体封装件制造技术

提供了一种具有上再分布结构的半导体封装件。所述半导体封装件的所述上再分布结构包括：上再分布绝缘层，设置在半导体芯片上；第一上再分布线路图案，在所述上再分布绝缘层内部在水平方向上延伸；第一上再分布通路图案，在所述上再分布绝缘层内部在垂直方向上延伸，并且被构造为将多个第一导电焊盘连接到所述第一上再分布线路图案；焊盘线路图案，在所述上再分布绝缘层的上部在所述水平方向上延伸，并且被构造为将多个第二导电焊盘彼此连接；以及焊盘通路图案，在所述上再分布绝缘层内部在所述垂直方向上延伸，并且被构造为将所述多个第一导电焊盘中的至少一者连接到所述导电连接构件。构件。构件。

【技术实现步骤摘要】
半导体封装件
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2021年8月31日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0115805的优先权，其公开内容通过引用整体合并于此。


[0003]本专利技术构思涉及半导体封装件，并且更具体地，涉及层叠封装(PoP)型半导体封装件。

技术介绍

[0004]在半导体芯片的存储容量增加的同时，包括半导体芯片的半导体封装件需要是薄且轻的。另外，所进行的研究趋势是在半导体封装件中包括具有各种功能的半导体芯片，并且正在进行研究以快速驱动半导体芯片。响应于这种趋势，已经对其中上半导体封装件安装在下半导体封装件上的PoP型半导体封装件进行了研究。例如，已经积极地进行了用于改善PoP型半导体封装件的信号完整性的研究。

技术实现思路

[0005]本专利技术构思提供了一种具有改善的信号完整性的半导体封装件。
[0006]本专利技术构思还提供了一种具有改善的结构可靠性的半导体封装件。
[0007]根据本专利本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：半导体芯片，所述半导体芯片具有第一表面和与所述第一表面相对的第二表面；下再分布结构，所述下再分布结构设置在所述半导体芯片的所述第一表面上；导电连接构件，所述导电连接构件设置在所述下再分布结构上以位于所述半导体芯片的外部；上再分布结构，所述上再分布结构设置在所述半导体芯片的所述第二表面上；多个第一导电焊盘，所述多个第一导电焊盘彼此间隔开地设置在所述上再分布结构上；以及多个第二导电焊盘，所述多个第二导电焊盘位于所述上再分布结构上以彼此连接，其中，所述上再分布结构包括：上再分布绝缘层，所述上再分布绝缘层设置在所述半导体芯片的所述第二表面上；第一上再分布线路图案，所述第一上再分布线路图案在所述上再分布绝缘层内部在水平方向上延伸；第一上再分布通路图案，所述第一上再分布通路图案在所述上再分布绝缘层内部在垂直方向上延伸，并且被构造为将所述多个第一导电焊盘连接到所述第一上再分布线路图案；焊盘线路图案，所述焊盘线路图案在所述上再分布绝缘层的上部在所述水平方向上延伸，并且被构造为将所述多个第二导电焊盘彼此连接；以及焊盘通路图案，所述焊盘通路图案在所述上再分布绝缘层内部在所述垂直方向上延伸，并且被构造为将所述多个第一导电焊盘中的至少一者连接到所述导电连接构件中的至少一者。2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第二上再分布线路图案，所述第二上再分布线路图案在所述上再分布绝缘层内部在所述水平方向上延伸；以及第二上再分布通路图案，所述第二上再分布通路图案在所述上再分布绝缘层内部在所述垂直方向上延伸，并且被构造为将所述第二上再分布线路图案连接到所述多个第二导电焊盘，或者将所述第二上再分布线路图案连接到所述导电连接构件中的至少一者。3.根据权利要求2所述的半导体封装件，其中，所述多个第一导电焊盘、所述第一上再分布通路图案、所述第一上再分布线路图案和所述焊盘通路图案被构造为提供所述半导体芯片的数据信号的传输路径，并且其中，所述多个第二导电焊盘、所述焊盘线路图案、所述第二上再分布通路图案和所述第二上再分布线路图案被构造为提供用于所述半导体芯片的操作的电力信号的传输路径，或者被构造为提供用于将所述半导体芯片接地的接地信号的传输路径。4.根据权利要求2所述的半导体封装件，其中，所述多个第一导电焊盘、所述第一上再分布通路图案、所述第一上再分布线路图案和所述焊盘通路图案被构造为提供所述半导体芯片的数据信号的传输路径，并且其中，所述多个第二导电焊盘、所述焊盘线路图案、所述第二上再分布通路图案和所述第二上再分布线路图案被构造为提供所述半导体芯片的命令信号和地址信号中的至少一者的传输路径。
5.根据权利要求1所述的半导体封装件，其中，所述焊盘通路图案在所述垂直方向上的长度大于所述第一上再分布通路图案在所述垂直方向上的长度。6.根据权利要求1所述的半导体封装件，其中，所述第一上再分布线路图案的厚度大于所述多个第一导电焊盘中的每一者的厚度。7.根据权利要求6所述的半导体封装件，其中，所述多个第一导电焊盘中的每一者的厚度在5微米至15微米的范围内。8.根据权利要求7所述的半导体封装件，其中，所述第一上再分布线路图案的厚度比所述多个第一导电焊盘中的每一者的厚度大7微米至40微米。9.根据权利要求1所述的半导体封装件，其中，所述焊盘通路图案设置在所述第一上再分布线路图案的外部。10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：钝化层，所述钝化层设置在所述上再分布绝缘层的上部上，并且被构造为暴露所述多个第一导电焊盘中的每一者的至少一部分和所述多个第二导电焊盘中的每一者的至少一部分。11.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：下再分布绝缘层，所述下再分布绝缘层位于所述半导体芯片的所述第一表面上；第一下再分布线路图案，所述第一下再分布线路图案在所述下再分布绝缘层内部在所述水平方向上延伸，并且连接到所述导电连接构件之中的与所述焊盘通路图案连接的第一导电连接构件；以及第二下再分布线路图案，所述第二下再分布线路图案在所述下再分布绝缘层内部在所述水平方向上延伸，并且连接到所述导电连接构件之中的与所述第二上再分布通路图案连接的第二导电连接构件。12.根据权利要求1所述的半导体封装件，所...

【专利技术属性】
技术研发人员：河昇秀，崔朱燕，李俊镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：