异型显示基板和显示装置制造方法及图纸

本发明专利技术提供一种异型显示基板和显示装置，涉及显示技术领域，为解决在对异型显示产品进行栅极驱动电路的布局时，手动逐级摆放和调整全部栅极驱动电路，耗时较长，效率较低，不利于生产进度和产能。所述异型显示基板中异型布局区包括多级栅极驱动电路，多级栅极驱动电路包括位于第N区域的至少两个第N栅极驱动电路和位于第N+1区域的至少两个第N+1栅极驱动电路，至少两个第N栅极驱动电路的目标部分之间的连线与第一方向之间具有第一夹角，相邻两个第N栅极驱动电路之间沿第二方向错开距离a；至少两个第N+1栅极驱动电路的目标部分之间的连线与第一方向之间具有第二夹角，相邻两个第N+1栅极驱动电路之间沿第二方向错开距离b。栅极驱动电路之间沿第二方向错开距离b。栅极驱动电路之间沿第二方向错开距离b。

【技术实现步骤摘要】
异型显示基板和显示装置


[0001]本专利技术涉及显示
，尤其涉及一种异型显示基板和显示装置。

技术介绍

[0002]随着显示技术的不断发展，GOA(Gate on Array)技术得到了广泛的应用，这种GOA技术是将栅极驱动电路集成在显示产品的基板上，以使得显示产品能够实现窄边框设计。
[0003]显示产品一般包括矩形显示产品，这种显示产品在进行边框布局时，一般先设计四个栅极驱动电路单元，然后将此四个栅极驱动电路进行阵列操作，得到位于边框区的整列栅极驱动电路。
[0004]对于异型的显示产品，由于显示产品用于布局栅极驱动电路的边框区左右边界为异型，无法利用软件对栅极驱动电路进行阵列操作，只能手动逐级摆放栅极驱动电路并调整两侧走线。这种方式对于低分辨率的异型显示产品还能够适用，但对于高分辨率的显示产品，手动逐级摆放和调整全部栅极驱动电路，耗时较长，效率较低，不利于生产进度和产能。

技术实现思路

[0005]本专利技术的目的在于提供一种异型显示基板和显示装置，用于解决在对异型显示产品进行栅极驱动电路的布局时，手动逐级摆放和调整全部栅极驱动电路，耗时较长，效率较低，不利于生产进度和产能。
[0006]为了实现上述目的，本专利技术提供如下技术方案：
[0007]本专利技术的第一方面提供一种异型显示基板，包括：显示区和围绕所述显示区的非显示区；所述非显示区包括异型布局区，所述异型布局区包括依次排列的多级栅极驱动电路，所述异型布局区还包括依次排列的第N区域和第N+1区域，N大于或等于1；
[0008]所述多级栅极驱动电路包括位于所述第N区域，且依次排列的至少两个第N栅极驱动电路，所述至少两个第N栅极驱动电路的目标部分之间的连线，与第一方向之间具有第一夹角，相邻两个第N栅极驱动电路之间沿第二方向错开距离a；所述第二方向与所述第一方向相交；
[0009]所述多级栅极驱动电路还包括位于所述第N+1区域，且依次排列的至少两个第N+1栅极驱动电路，所述至少两个第N+1栅极驱动电路的目标部分之间的连线，与所述第一方向之间具有第二夹角，所述第二夹角与所述第一夹角不同，相邻两个第N+1栅极驱动电路之间沿第二方向错开距离b，a与b不相等。
[0010]可选的，所述异型布局区还包括连接区域，所述连接区域的至少部分位于所述第N区域和所述第N+1区域之间，所述连接区域包括至少一个连接栅极驱动电路；
[0011]所述连接栅极驱动电路与相邻的第N栅极驱动电路之间沿第二方向错开距离c，c与a相等或不相等；
[0012]和/或，
[0013]所述连接栅极驱动电路与相邻的第N+1栅极驱动电路之间沿第二方向错开距离d，d与b相等或不相等。
[0014]可选的，所述距离a与所述第一夹角成正比，所述距离b与所述第二夹角成正比。
[0015]可选的，所述第N栅极驱动电路包括第N输出晶体管，相邻两个第N栅极驱动电路中，所述第N输出晶体管的栅极之间沿第二方向错开距离a；
[0016]所述第N+1栅极驱动电路包括第N+1输出晶体管，相邻两个第N+1栅极驱动电路中，所述第N+1输出晶体管的栅极之间沿第二方向错开距离b。
[0017]可选的，所述显示区包括圆形显示区，所述异型布局区包括弧形布局区，所述显示区沿所述第二方向相对的两侧，均设置有所述弧形布局区，所述弧形布局区包括所述第N区域，所述连接区域和所述第N+1区域。
[0018]可选的，所述弧形布局区包括第一区域至第N+X区域，X大于或等于2；
[0019]所述弧形布局区划分为三部分区域，第一部分区域包括第一区域至第M区域，第二部分区域包括第M+1区域至第M+C区域，第三部分区域包括第M+C+1区域至第N+X区域，1≤M＜N+X，M+1≤M+C＜N+X，M+C+1≤N+X；
[0020]所述第一部分区域中，各区域内的栅极驱动电路的目标部分之间的连线，与第一方向之间的夹角在60
°
至80
°
之间；
[0021]所述第二部分区域中，各区域内的栅极驱动电路的目标部分之间的连线，与第一方向之间的夹角在10
°
至25
°
之间；
[0022]所述第三部分区域中，各区域内的栅极驱动电路的目标部分之间的连线，与第一方向之间的夹角在60
°
至80
°
之间。
[0023]可选的，所述第一部分区域中，所述第一区域至所述第M区域中，各区域内的栅极驱动电路之间沿第二方向错开的距离逐渐变小；
[0024]所述第三部分区域中，所述第M+C+1区域至所述第N+X区域中，各区域内的栅极驱动电路之间沿第二方向错开的距离逐渐变大。
[0025]可选的，所述第一部分区域中，各区域内的栅极驱动电路之间沿第二方向错开的距离在150微米至300微米之间；
[0026]所述第二部分区域中，各区域内的栅极驱动电路之间沿第二方向错开的距离在30微米至60微米之间；
[0027]所述第三部分区域中，各区域内的栅极驱动电路之间沿第二方向错开的距离在150微米至300微米之间。
[0028]可选的，所述弧形布局区包括：Y条时钟信号线和所述多级栅极驱动电路；每一级栅极驱动电路均包括栅极驱动信号输出端，时钟信号输入端，输入信号端和复位端；
[0029]第Y
×
(B
‑
1)+F级栅极驱动电路的时钟信号输入端与第F条时钟信号线耦接，Y为大于或等于2的整数，F为小于或等于Y的正整数，B为大于或等于1的整数。
[0030]可选的，所述多级栅极驱动电路中：第A级栅极驱动电路的栅极驱动信号输出端，分别与第A+E级栅极驱动电路的输入信号端和第A
‑
E级栅极驱动电路的复位端耦接，A大于或等于3的整数，E为小于A的正整数；
[0031]所述多级栅极驱动电路划分为依次排列的多组栅极驱动电路组，每组栅极驱动电路组包括相邻的至少两级栅极驱动电路；所述第N区域包括至少一组栅极驱动电路组，该至
少一组栅极驱动电路组中包括所述第N栅极驱动电路；所述第N+1区域包括至少一组栅极驱动电路组，该至少一组栅极驱动电路组中包括所述第N+1栅极驱动电路。
[0032]可选的，所述第N区域包括多个第N子区域，所述第N子区域中包括对应的所述第N栅极驱动电路和信号线；连接相同时钟信号线的第N栅极驱动电路所在的第N子区域中的布局结构完全相同；
[0033]所述第N+1区域包括多个第N+1子区域，所述第N+1子区域中包括对应的所述第N+1栅极驱动电路和信号线；连接相同时钟信号线的第N+1栅极驱动电路所在的第N+1子区域中的布局结构完全相同。
[0034]可选的，连接不同时钟信号线的第N栅极驱动电路所在的各第N子区域中，不同时钟信号线的布局方式不同；
[0035]连接不同时钟信号线的第N+1栅极驱动电路所在的各第N+1子区域中，不同时钟信号线的布本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异型显示基板，其特征在于，包括：显示区和围绕所述显示区的非显示区；所述非显示区包括异型布局区，所述异型布局区包括依次排列的多级栅极驱动电路，所述异型布局区还包括依次排列的第N区域和第N+1区域，N大于或等于1；所述多级栅极驱动电路包括位于所述第N区域，且依次排列的至少两个第N栅极驱动电路，所述至少两个第N栅极驱动电路的目标部分之间的连线，与第一方向之间具有第一夹角，相邻两个第N栅极驱动电路之间沿第二方向错开距离a；所述第二方向与所述第一方向相交；所述多级栅极驱动电路还包括位于所述第N+1区域，且依次排列的至少两个第N+1栅极驱动电路，所述至少两个第N+1栅极驱动电路的目标部分之间的连线，与所述第一方向之间具有第二夹角，所述第二夹角与所述第一夹角不同，相邻两个第N+1栅极驱动电路之间沿第二方向错开距离b，a与b不相等。2.根据权利要求1所述的异型显示基板，其特征在于，所述异型布局区还包括连接区域，所述连接区域的至少部分位于所述第N区域和所述第N+1区域之间，所述连接区域包括至少一个连接栅极驱动电路；所述连接栅极驱动电路与相邻的第N栅极驱动电路之间沿第二方向错开距离c，c与a相等或不相等；和/或，所述连接栅极驱动电路与相邻的第N+1栅极驱动电路之间沿第二方向错开距离d，d与b相等或不相等。3.根据权利要求1所述的异型显示基板，其特征在于，所述距离a与所述第一夹角成正比，所述距离b与所述第二夹角成正比。4.根据权利要求1所述的异型显示基板，其特征在于，所述第N栅极驱动电路包括第N输出晶体管，相邻两个第N栅极驱动电路中，所述第N输出晶体管的栅极之间沿第二方向错开距离a；所述第N+1栅极驱动电路包括第N+1输出晶体管，相邻两个第N+1栅极驱动电路中，所述第N+1输出晶体管的栅极之间沿第二方向错开距离b。5.根据权利要求2所述的异型显示基板，其特征在于，所述显示区包括圆形显示区，所述异型布局区包括弧形布局区，所述显示区沿所述第二方向相对的两侧，均设置有所述弧形布局区，所述弧形布局区包括所述第N区域，所述连接区域和所述第N+1区域。6.根据权利要求5所述的异型显示基板，其特征在于，所述弧形布局区包括第一区域至第N+X区域，X大于或等于2；所述弧形布局区划分为三部分区域，第一部分区域包括第一区域至第M区域，第二部分区域包括第M+1区域至第M+C区域，第三部分区域包括第M+C+1区域至第N+X区域，1≤M＜N+X，M+1≤M+C＜N+X，M+C+1≤N+X；所述第一部分区域中，各区域内的栅极驱动电路的目标部分之间的连线，与第一方向之间的夹角在60
°
至80
°
之间；所述第二部分区域中，各区域内的栅极驱动电路的目标部分之间的连线，与第一方向之间的夹角在10
°
至25
°
之间；所述第三部分区域中，各区域内的栅极驱动电路的目标部分之间的连线，与第一方向
之间的夹角在60
°
至80
°
之间。7.根据权利要求6所述的异型显示基板，其特征在于，所述第一部分区域中，所述第一区域至所述第M区域中，各区域内的栅极驱动电路之间沿第二方向错开的距离逐渐变小；所述第三部分区域中，所述第M+C+1...

【专利技术属性】
技术研发人员：张勇，杨智超，邓祁，乜玲芳，安亚帅，王德生，郝龙虎，王双海，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：