锁存电路、显示驱动电路及显示设备制造技术

本申请公开了锁存电路、显示驱动电路及显示设备，该显示驱动电路包括：触发信号生成模块，触发信号生成模块包括多个输出端，触发信号生成模块的多个输出端依次输出触发信号；多个信号锁存模块，每个信号锁存模块的输入端接收触发信号生成模块的一个输出端输出的触发信号，信号锁存模块用于锁存并持续输出触发信号；像素阵列模块，像素阵列模块包括多组像素单元组，每一像素单元组包括多个像素单元，每一像素单元组的输入端与对应的信号锁存模块的输出端连接，像素单元组用于在接收到触发信号时控制对应的多个像素单元分别获取像素显示数据并基于像素显示数据进行显示更新。基于上述方式，可有效提高显示驱动效率。可有效提高显示驱动效率。可有效提高显示驱动效率。

【技术实现步骤摘要】
锁存电路、显示驱动电路及显示设备


[0001]本申请涉及显示
，特别是涉及锁存电路、显示驱动电路及显示设备。

技术介绍

[0002]现有技术中，在对显示装置中的像素阵列中的每一行或每一列所对应像素进行刷新时，通常需要对像素阵列中的每一行或每一列像素电路逐一发送相应的触发信号，以实现显示装置所对应画面的逐行或逐列的刷新。
[0003]现有技术的缺陷在于，由于触发信号生成模块(例如解码器)在向像素阵列中的一行或一列像素电路发送相应的触发信号触发像素电路的刷新时，需要经历相应的计算处理得到触发信号和持续发送计算处理得到的触发信号至对应像素电路直至刷新完成这两个流程，也即一行或一列像素电路所对应的刷新过程的时长需要包括计算处理得到触发信号和持续发送触发信号两个流程的时长，这使得像素阵列中的每一行或每一列像素电路的刷新时长较长，进而使得显示驱动效率较低。
[0004]为了提高显示驱动的效率，显示驱动电路需具有锁存功能。

技术实现思路

[0005]本申请主要解决的技术问题是如何提供一个锁存电路和带有该锁存电路的显示驱动电路，以提高显示驱动效率。
[0006]为了解决上述技术问题，本申请采用的第一个技术方案是：一种锁存电路，应用于显示驱动电路，显示驱动电路包括触发信号生成模块和像素阵列模块，锁存电路的输入端与触发信号生成模块的输出端连接，锁存电路的输出端与像素阵列模块连接；锁存电路用于接收触发信号生成模块输出的触发信号并对触发信号进行存储，锁存电路还用于接收时钟信号，并基于所接收到的时钟信号将所存储的触发信号发送至像素阵列模块，触发信号用于触发像素阵列模块中的像素单元组获取像素显示数据并基于像素显示数据进行显示。
[0007]其中，锁存电路包括开关模块和锁存模块；开关模块的驱动端接收时钟信号，开关模块的输入端连接触发信号生成模块的一输出端，开关模块的输出端连接锁存模块的输入端，锁存模块的输出端连接一像素单元组的输入端。
[0008]其中，锁存模块包括与非门、第一非门和第二非门，与非门的第一输入端连接开关模块的输出端，与非门的第二输入端接收时间控制信号，与非门的输出端分别连接第一非门的输入端和第二非门的输入端，第一非门的输出端连接与非门的第一输入端，第二非门的输出端输出触发信号。
[0009]其中，锁存模块包括第三非门、第四非门和或非门，第三非门的输入端连接开关模块的输出端，第三非门的输出端分别连接第四非门的输入端和或非门的第一输入端，第四非门的输出端连接第三非门的输入端，或非门的第二输入端接收时间控制信号，或非门的输出端输出触发信号。
[0010]为了解决上述技术问题，本申请采用的第二个技术方案是：一种显示驱动电路，包
括：触发信号生成模块，触发信号生成模块包括多个输出端，触发信号生成模块的多个输出端依次输出触发信号；多个信号锁存模块，每个信号锁存模块的输入端接收触发信号生成模块的一个输出端输出的触发信号，信号锁存模块用于锁存所述触发信号，所述锁存电路还接收时钟信号，并基于所接收到的时钟信号持续输出触发信号；像素阵列模块，像素阵列模块包括多组像素单元组，每一像素单元组包括多个像素单元，每一像素单元组的输入端与对应的信号锁存模块的输出端连接，像素单元组用于在接收到触发信号时控制对应的多个像素单元分别获取像素显示数据并基于像素显示数据进行显示更新。
[0011]其中，每一信号锁存模块包括开关模块和锁存模块；开关模块的驱动端接收时钟信号，开关模块的输入端连接触发信号生成模块的相应输出端，开关模块的输出端连接锁存模块的输入端，锁存模块的输出端连接相应的像素单元组的输入端。
[0012]其中，锁存模块包括与非门、第一非门和第二非门，与非门的第一输入端连接开关模块的输出端，与非门的第二输入端接收时间控制信号，与非门的输出端分别连接第一非门的输入端和第二非门的输入端，第一非门的输出端连接与非门的第一输入端，第二非门的输出端输出触发信号。
[0013]其中，锁存模块包括第三非门、第四非门和或非门，第三非门的输入端连接开关模块的输出端，第三非门的输出端分别连接第四非门的输入端和或非门的第一输入端，第四非门的输出端连接第三非门的输入端，或非门的第二输入端接收时间控制信号，或非门的输出端输出触发信号。
[0014]其中，开关模块为传输门模块，传输门模块包括NMOS管和PMOS管，NMOS管的第一端连接PMOS管的第一端，NMOS管的第二端连接PMOS管的第二端，NMOS管的第一端为开关模块的输入端，NMOS管的第二端为开关模块的输出端；NMOS管的驱动端接收时钟信号，PMOS管的驱动端接收时钟信号的互补信号。
[0015]为了解决上述技术问题，本申请采用的第三个技术方案是：一种显示设备，包括上述显示驱动电路。
[0016]本申请的有益效果在于：区别于现有技术，本申请的技术方案中的显示驱动电路通过设置有多个信号锁存模块，能够将触发信号生成模块输出的触发信号进行锁存以及进行持续输出，以使触发信号生成模块能够在将触发信号发送至相应的信号锁存模块后，就可以开始下一触发信号所对应的计算处理，而无需维持触发信号的发送，基于上述方式，可使得触发信号生成模块中，下一触发信号所对应的计算处理和当前触发信号的输出同步进行，进而能够使得接收相应的触发信号进行刷新的每一行或每一列像素电路的刷新时长降低，提高了显示驱动效率。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1是本申请显示驱动电路的第一实施例的结构示意图；
[0019]图2是本申请显示驱动电路的第二实施例的结构示意图；
[0020]图3是本申请时钟信号的一实施例的时序示意图；
[0021]图4是本申请显示驱动电路的第三实施例的结构示意图；
[0022]图5是本申请显示驱动电路的第四实施例的结构示意图；
[0023]图6是本申请显示驱动电路的第五实施例的结构示意图；
[0024]图7是本申请显示设备的一实施例的结构示意图；
[0025]图8是本申请锁存电路、触发信号生成模块和像素阵列模块的一实施例的结构示意图。
具体实施方式
[0026]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0027]本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁存电路，其特征在于，应用于显示驱动电路，所述显示驱动电路包括触发信号生成模块和像素阵列模块，所述锁存电路的输入端与所述触发信号生成模块的输出端连接，所述锁存电路的输出端与所述像素阵列模块连接；所述锁存电路用于接收所述触发信号生成模块输出的触发信号并对所述触发信号进行存储，所述锁存电路还用于接收时钟信号，并基于所接收到的所述时钟信号将所存储的所述触发信号发送至所述像素阵列模块，所述触发信号用于触发所述像素阵列模块中的像素单元组获取像素显示数据并基于所述像素显示数据进行显示。2.根据权利要求1所述的锁存电路，其特征在于，所述锁存电路包括开关模块和锁存模块；所述开关模块的驱动端接收所述时钟信号，所述开关模块的输入端连接所述触发信号生成模块的一输出端，所述开关模块的输出端连接所述锁存模块的输入端，所述锁存模块的输出端连接一所述像素单元组的输入端。3.根据权利要求2所述的锁存电路，其特征在于，所述锁存模块包括与非门、第一非门和第二非门，所述与非门的第一输入端连接所述开关模块的输出端，所述与非门的第二输入端接收时间控制信号，所述与非门的输出端分别连接所述第一非门的输入端和所述第二非门的输入端，所述第一非门的输出端连接所述与非门的第一输入端，所述第二非门的输出端输出所述触发信号。4.根据权利要求2所述的锁存电路，其特征在于，所述锁存模块包括第三非门、第四非门和或非门，所述第三非门的输入端连接所述开关模块的输出端，所述第三非门的输出端分别连接所述第四非门的输入端和所述或非门的第一输入端，所述第四非门的输出端连接所述第三非门的输入端，所述或非门的第二输入端接收时间控制信号，所述或非门的输出端输出所述触发信号。5.一种显示驱动电路，其特征在于，包括：触发信号生成模块，所述触发信号生成模块包括多个输出端，所述触发信号生成模块的多个输出端依次输出触发信号；多个信号锁存模块，每个所述信号锁存模块的输入端接收所述触发信号生成模块的一个输出端输出的所述触发信号，所述信号锁存模块用于锁存所述触发信号，所述锁存电路还接收时钟信号，并基于所接收到的时钟信号持续输出所述触发信...

【专利技术属性】
技术研发人员：栗澜，
申请(专利权)人：深圳晶微峰光电科技有限公司，
类型：新型
国别省市：