异质芯片封装方法技术

本公开的实施例提供一种异质芯片封装方法，包括：提供基板、多个硅片和多个异质芯片；分别在所述多个硅片上形成多组导电连接结构，并得到多个硅中介板；分别将所述多个硅中介板进行切割，得到多个硅中介块；从所述多个硅中介块中选取多个目标硅中介块，并将所述多个目标硅中介块固定在所述基板上；分别将所述多个异质芯片互连设置在对应的所述多个目标硅中介块上。将大的硅中介板切割成小的硅中介块，避免了减薄过程中硅中介板的翘曲、破裂。将不同规格的硅中介块根据异质芯片的安装需求进行组合，与异质芯片之间互相对应安装、且可一次成型，缩小了硅中介层的整体面积以及各个芯片的间距，大大提高了封装整体的集成度。大大提高了封装整体的集成度。大大提高了封装整体的集成度。

【技术实现步骤摘要】
异质芯片封装方法


[0001]本公开属于半导体封装
，具体涉及一种异质芯片封装方法。

技术介绍

[0002]在2.5D封装技术中，硅中介层主要是连接在芯片与基板之间，用于将芯片的信号放大并传输给基板的中间结构。目前，芯片封装越做越薄，且硅中介层上可能会连接多颗芯片，所以当芯片装在硅中介层上并对硅中介层进行减薄的时候，很容易造成硅中介层翘曲甚至破裂。并且现有的硅中介层和芯片集成度也还有待进一步提高。

技术实现思路

[0003]本公开的实施例旨在至少解决现有技术中存在的技术问题之一，提供一种异质芯片封装方法。
[0004]所述封装方法包括：
[0005]提供基板、多个硅片和多个异质芯片；
[0006]分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板；其中，至少一个所述硅中介板与其它所述硅中介板不同；
[0007]分别将所述多个硅中介板进行切割，得到多个硅中介块；
[0008]从所述多个硅中介块中选取多个目标硅中介块，并将所述多个目标硅中介块固定在所述基板上；
[0009]分别将所述多个异质芯片互连设置在对应的所述多个目标硅中介块上。
[0010]可选的，所述硅片包括沿其厚度方向的第一表面和第二表面；
[0011]所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：
[0012]在至少一个硅片的第一表面形成多组盲孔；
[0013]在所述多组盲孔内填充导电材料，形成所述导电连接结构，以形成所述硅中介板。
[0014]可选的，所述硅片包括沿其厚度方向的第一表面和第二表面；
[0015]所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：
[0016]在至少一个硅片的第一表面形成多组盲孔；
[0017]在所述多组盲孔内填充导电材料，形成所述导电连接结构；
[0018]减薄所述硅片的第二表面直至露出所述多组盲孔形成硅通孔，以形成所述硅中介板。
[0019]可选的，所述硅片包括沿其厚度方向的第一表面和第二表面；
[0020]所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：
[0021]在至少一个硅片的第一表面形成多组盲孔；
[0022]在所述多组盲孔内填充导电材料；
[0023]在所述硅片的第一表面形成重布线层，形成所述导电连接结构，以形成所述硅中介板。
[0024]可选的，所述硅片包括沿其厚度方向的第一表面和第二表面；
[0025]所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：
[0026]在至少一个硅片的第一表面形成多组盲孔；
[0027]在所述多组盲孔内填充导电材料；
[0028]在所述硅片的第一表面设置形成重布线层，形成所述导电连接结构；
[0029]减薄所述硅片的第二表面直至露出所述多组盲孔形成硅通孔，以形成所述硅中介板。
[0030]可选的，所述硅片包括沿其厚度方向的第一表面和第二表面；
[0031]所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：
[0032]在至少一个硅片的第一表面形成多组盲孔；
[0033]在所述多组盲孔内填充导电材料；
[0034]在所述硅片的第一表面形成重布线层；
[0035]在所述重布线层上设置焊球，形成所述导电连接结构，以形成所述硅中介板。
[0036]可选的，所述硅片包括沿其厚度方向的第一表面和第二表面；
[0037]所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：
[0038]在至少一个硅片的第一表面形成多组盲孔；
[0039]在所述多组盲孔内填充导电材料；
[0040]在所述硅片的第一表面设置重布线层；
[0041]在所述重布线层上形成焊球，形成所述导电连接结构；
[0042]减薄所述硅片的第二表面直至露出所述导电连接结构形成硅通孔，得到所述硅中介板。
[0043]可选的，所述将所述多个目标硅中介块固定在所述基板上，包括：
[0044]将各所述目标硅中介块固定设置于基板上的对应位置；
[0045]所述将所述多个目标硅中介块固定在所述基板上之后，还包括：在所述基板朝向多个目标硅中介块的一侧预制多个导电柱，并对基板上的所述导电柱和所述多个目标硅中介块进行塑封；或，
[0046]对基板上的所述多个目标硅中介块进行塑封，形成塑封层，再沿所述塑封层的厚度方向形成多个通孔，并向所述多个通孔内填充导电材料，形成所述导电柱；
[0047]其中，所述导电柱用于将所述基板与所述多个异质芯片电连接。
[0048]可选的，所述基板朝向所述多个目标硅中介块的一侧形成多个凹槽；
[0049]所述将所述多个目标硅中介块固定在所述基板上，还包括：
[0050]将各所述目标硅中介块固定在对应的所述凹槽内。
[0051]可选的，所述基板沿其厚度方向形成多个通槽；
[0052]所述将所述多个目标硅中介块固定在所述基板上，还包括：
[0053]将所述基板固定于临时载板；
[0054]将各所述目标硅中介块固定在对应的所述通槽内以及所述临时载板上。
[0055]本公开实施例的一种异质芯片封装方法，将大的硅中介板切割成了小的硅中介块，避免了减薄过程中硅中介板的翘曲、破裂。将不同规格的硅中介块根据异质芯片的安装需求进行组合，与异质芯片之间互相对应安装、且可一次成型，缩小了硅中介层的整体面积
以及各个芯片的间距，大大提高了封装整体的集成度。
附图说明
[0056]图1为本公开一实施例的一种异质芯片封装方法的流程图；
[0057]图2为本公开另一实施例中硅中介板的形成方法示意图；
[0058]图3为本公开另一实施例中硅中介板的形成方法示意图；
[0059]图4为本公开另一实施例中硅中介板的形成方法示意图；
[0060]图5为本公开另一实施例中一种芯片互连设置方法示意图；
[0061]图6为本公开另一实施例中一种芯片互连设置方法示意图；
[0062]图7为本公开另一实施例中一种芯片互连设置方法示意图；
[0063]图8为本公开另一实施例中一种芯片互连设置方法示意图；
[0064]图9为本公开另一实施例中一种芯片互连设置方法示意图；
[0065]图10为本公开另一实施例中一种芯片互连设置方法示意图；
[0066]图11为本公开另一实施例中一种芯片互连设置方法示意图；
[0067]图12为本公开另一实施例中一种芯片互连设置方法示意图；
[0068]图13为本公开另一实施例中一种芯片互连设置方法示意图；
[0069]图14为本公开另一实施例中一种芯片互连设置方法示意图；...

【技术保护点】

【技术特征摘要】
1.一种异质芯片封装方法，其特征在于，所述封装方法包括：提供基板、多个硅片和多个异质芯片；分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板；其中，至少一个所述硅中介板与其它所述硅中介板不同；分别将所述多个硅中介板进行切割，得到多个硅中介块；从所述多个硅中介块中选取多个目标硅中介块，并将所述多个目标硅中介块固定在所述基板上；分别将所述多个异质芯片互连设置在对应的所述多个目标硅中介块上。2.根据权利要求1所述的异质芯片封装方法，其特征在于，所述硅片包括沿其厚度方向的第一表面和第二表面；所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：在至少一个硅片的第一表面形成多组盲孔；在所述多组盲孔内填充导电材料，形成所述导电连接结构，以形成所述硅中介板。3.根据权利要求1所述的异质芯片封装方法，其特征在于，所述硅片包括沿其厚度方向的第一表面和第二表面；所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：在至少一个硅片的第一表面形成多组盲孔；在所述多组盲孔内填充导电材料，形成所述导电连接结构；减薄所述硅片的第二表面直至露出所述多组盲孔形成硅通孔，以形成所述硅中介板。4.根据权利要求1所述的异质芯片封装方法，其特征在于，所述硅片包括沿其厚度方向的第一表面和第二表面；所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：在至少一个硅片的第一表面形成多组盲孔；在所述多组盲孔内填充导电材料；在所述硅片的第一表面形成重布线层，形成所述导电连接结构，以形成所述硅中介板。5.根据权利要求1所述的异质芯片封装方法，其特征在于，所述硅片包括沿其厚度方向的第一表面和第二表面；所述分别在所述多个硅片上形成多组导电连接结构，以形成多个硅中介板，包括：在至少一个硅片的第一表面形成多组盲孔；在所述多组盲孔内填充导电材料；在所述硅片的第一表面设置形成重布线层，形成所述导电连接结构；减薄所述硅片的第二表面直至露出所述多组盲孔形成硅通孔，以形成所述硅中介板。6.根据权利要求1所...

【专利技术属性】
技术研发人员：李骏，戴颖，石磊，夏鑫，
申请(专利权)人：通富微电子股份有限公司，
类型：发明
国别省市：