晶体管接触柱结构制造方法、晶体管接触柱结构及CMOS器件技术

本发明专利技术涉及一种晶体管接触柱结构制造方法、晶体管接触柱结构及CMOS器件，通过在衬底上形成第一介质层，并在第一介质层上形成掺杂的第二介质层，且令第二介质层中掺杂含有抑制Co产生界面迁移的杂质，并且在接触柱的上方形成盖帽层的过程中，第二介质层中的掺杂剂在盖帽层形成期间抑制了Co沿其上表面的迁移(例如，预热，沉积)。当然，由于Co相比W具有更小的电阻率，Co在同样的接触柱体积下具有更小的电阻，从而可以减小电阻

【技术实现步骤摘要】
晶体管接触柱结构制造方法、晶体管接触柱结构及CMOS器件


[0001]本专利技术涉及晶体管领域，尤其涉及一种晶体管接触柱结构制造方法、晶体管接触柱结构及CMOS器件。

技术介绍

[0002]在现代晶体管(CMOS)工艺中，晶体管结构和互连线通常由一层中线(middle
‑
of
‑
line，简称MOL)连接起来，互连线位于晶体管结构的顶部，该层中线又可以称之为MOL层。MOL层通常是由一系列微小的接触柱结构(或称接触点)组成。其中，传统的接触柱结构通常是由钨(W，Tungsten)材料所形成的。晶体管位于接触柱结构的底部，起开关的作用。位于晶体管顶部的互连线则由微小的铜接线组成，可将电信号从一个晶体管传输到另一个晶体管。当然，触点和互连是芯片扩展的最大挑战，这使得每个触点在芯片上的互连变得更加紧凑，导致芯片中出现不必要的电阻
‑
电容(RC)延迟。
[0003]随着CMOS工艺的不断发展，在10nm及以下CMOS节点，钴(Co，Cobalt)正在取代钨，并成为形成接触柱结构的新材料，并且本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.晶体管接触柱结构制造方法，其特征在于，包括如下步骤：步骤S1，在衬底(1)上形成第一介质层(2)；步骤S2，在第一介质层(2)上形成掺杂的第二介质层(3)；其中，该第二介质层(3)中的掺杂剂含有抑制Co产生界面迁移的杂质；步骤S3，对第二介质层(3)和第一介质层(2)进行刻蚀，形成贯穿第二介质层和第一介质层的开口(L)；步骤S4，在开口(L)内填充Co材料，得到Co材质的接触柱(4)；步骤S5，在接触柱(4)顶部上方形成覆盖该接触柱(4)顶部和第二介质层(3)上方的盖帽层(5)。2.根据权利要求1所述的晶体管接触柱结构制造方法，其特征在于，所述第一介质层(2)沉积于所述衬底(1)的上方。3.根据权利要求1所述的晶体管接触柱结构制造方法，其特征在于，所述第二介质层(3)中的掺杂剂至少含有C元素与N元素中的一种。4.根据权利要求1所述的晶体管接触柱结构制造方法，其特征在于，在步骤S3中，在第二介质层(3)上方形成图案硬掩模，且通过该图案硬掩模对第二介质层(3)和第一介质层(2)进行刻蚀。5.根据权利要求4所述的晶体管接触柱结构制造方法，其特征在于，还包括：通过所述图案硬掩模对第二介...

【专利技术属性】
技术研发人员：陈一宁，石中玉，
申请(专利权)人：浙江大学，
类型：发明
国别省市：