LDMOS器件及工艺方法技术

本发明专利技术公开了一种LDMOS器件及其工艺方法，该器件的场板介质层具有三个不同的场板介质层厚度，两个场板导电层可接栅极或源极，可实现接触孔中的金属靠近沟道一侧的侧壁场板介质层厚度和底部的场板介质层厚度小于多晶硅层下STI的完整厚度，使得器件的特性得到进一步改善，且工艺简单易于实施。且工艺简单易于实施。且工艺简单易于实施。

【技术实现步骤摘要】
LDMOS器件及工艺方法
[0001]

[0002]本专利技术涉及半导体集成电路制造领域，特别涉及一种LDMOS器件。本专利技术还涉及所述LDMOS器件的工艺方法。
[0003]
技术介绍

[0004]DMOS（Double
‑
diffused MOS）由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS (Lateral Double
‑
diffused MOSFET，横向双扩散场效应晶体管) 器件中，低特征导通电阻R
SP
是一个重要的指标。在BCD (Bipolar
‑
CMOS
‑
DMOS)工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高击穿电压BV (Breakdown Voltage)和低特征导通电阻R
SP (Specific on
‑
Resistance)之间存在矛盾无法兼得，往往无法满足开关管应用的要求。高压LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压和导通电阻是衡量高压LDMOS器件的关键参数。因此在获得相同击穿电压的情况下，应尽量降低RSP以提高产品的竞争力。
[0005]现有的一种LDMOS结构如图1所示，以最为常见的N型LDMOS器件为例，图中：101是P 型衬底/P型外延层，103是栅绝缘介质层， 104是栅极（多晶硅），105是漂移区及RESURF层注入，107是P型体区注入，108是侧墙介质层，109是N型重掺杂注入的漏区，110是P型重掺杂注入，119是场板介质层/浅沟槽隔离（Shallow Trench Isolation，STI）。
[0006]上述现有的LDMOS结构，利用CMOS工艺中的STI作为LDMOS器件的场板介质层，由于STI的工艺与CMOS器件共用，因此不能随意改动STI的工艺参数来优化LDMOS器件，否则CMOS器件又会出问题。因此，需要开发新的LDMOS器件结构和实现工艺的来优化LDMOS器件的性能。
[0007]
技术实现思路

[0008]本专利技术所要解决的技术问题是提供一种LDMOS器件，在于CMOS集成的工艺中具有更优异的耐压性能及特征导通电阻性能。
[0009]本专利技术所要解决的另一技术问题在于提供所述LDMOS器件的工艺方法。
[0010]为解决上述问题，本专利技术所述的一种的LDMOS器件的工艺方法，包含如下的工艺步骤：步骤一，在半导体衬底（或者外延上）形成STI，然后进行离子注入形成LDMOS器件的漂移区及RESURF层；在所述半导体衬底表面形成栅介质层，然后在所述栅介质层表面再沉积一层多晶硅层。
[0011]步骤二，光刻打开刻蚀的窗口区域以定义出多晶硅栅极的靠源区的边界，对多晶硅层进行第一次刻蚀，并将窗口区域内的多晶硅层下方的栅介质层刻蚀掉一定厚度；在不移除光刻胶的情况下进行离子注入，在窗口区域的半导体衬底中形成体区。
[0012]步骤三，去除光刻胶并重新涂新的光刻胶，光刻定义出栅极靠漏区的边界，同时定义出同芯片上其他器件的栅极刻蚀区域，进行多晶硅层的第二次刻蚀成型。
[0013]步骤四，去除全部的光刻胶，沉积侧墙介质层并进行侧墙工艺形成栅极侧墙；进行重掺杂注入形成所述LDMOS器件的源区、漏区以及体区的引出区；进行金属硅化反应形成金属硅化物；在整个晶圆表面沉积一层接触孔刻蚀停止层，所述刻蚀停止层为叠层，包含氮化硅层和氧化硅层，且氧化硅层位于下层；再在所述刻蚀停止层表面覆盖沉积层间介质层，对层间介质层的表面进行平坦化；进行接触孔刻蚀，刻蚀停止于刻蚀停止层；继续刻蚀所述刻蚀停止层中的氮化硅层，并过刻蚀其下方的氧化硅层。
[0014]进一步的改进是，所述步骤一中，所述栅介质层为氧化硅层，采用热氧化法形成。
[0015]进一步的改进是，所述的步骤二中，不去除光刻胶，且窗口区域内仍保留一定厚度的栅介质层，以进行高能量的离子注入。
[0016]进一步的改进是，所述步骤四中，所述的金属硅化物形成于栅极顶部，以及所述LDMOS器件的源区、漏区，包括体区引出区的上方，与接触孔接触形成低阻引出；所述接触孔在刻蚀过程中，过刻蚀所述刻蚀停止层中的氧化硅层时，由于STI层也为氧化硅层，使得在STI区域的接触孔过刻蚀氧化硅刻蚀到想要的深度而在STI中形成额外的场板，而其他接触孔区域由于不是氧化硅层，因此过刻蚀氧化硅会停止在金属硅化物上或硅衬底上；然后对接触孔填充金属形成引出。
[0017]进一步的改进是，所述的半导体衬底、体区以及体区引出区具有相同的掺杂类型；所述的漂移区、源区、漏区具有相同且与体区相反的掺杂类型。
[0018]本专利技术提供的一种LDMOS器件，在剖视角度上，在半导体衬底（或者外延）中具有体区以及漂移区，两者呈横向的排布，互相抵靠接触或者是间隔一段距离；在所述的漂移区中包含有一个完整的STI，另一个STI位于漂移区的边界，两个STI之间的半导体衬底中具有LDMOS器件的漏区；所述的体区中包含所述LDMOS器件的源区以及体区引出区；所述体区与漂移区之间的半导体衬底表面为所述LDMOS器件的栅极结构；所述的完整的STI中、栅极结构旁具有一个接触孔，其底部深入到STI中，且其深入到STI中的深度以及与栅极结构之间的距离可调，其数值的大小能引起器件性能参数的变化。
[0019]进一步的改进是，所述的栅极结构包括位于最下方与半导体衬底接触的栅介质层和位于栅介质层上方的栅极；栅极两侧具有栅极侧墙；栅极顶部具有接触孔将栅极引出。
[0020]进一步的改进是，所述的源区、体区引出区及栅极的顶部均具有金属硅化物，所述接触孔连接到金属硅化物上，将各结构进行电性引出。
[0021]进一步的改进是，所述的漂移区中的完整的STI表面也具有栅极结构。
[0022]进一步的改进是，所述的半导体衬底、体区以及体区引出区具有相同的掺杂类型；所述的漂移区、源区、漏区具有相同且与体区相反的掺杂类型本专利技术所述的LDMOS器件及其工艺方法，该器件的场板介质层是STI中的氧化硅
层，但是具有三个不同的场板介质层厚度，第1/2个场板的导电层为接触通孔中的金属，第3个场板的导电层为多晶硅层，两个场板导电层可接栅极或源极。可实现接触孔中的金属靠近沟道一侧的侧壁场板介质层厚度和底部的场板介质层厚度小于多晶硅层下STI的完整厚度，使得器件的特性得到进一步改善，且工艺简单易于实施。
[0023]附图说明
[0024]图1 是传统的LDMOS器件剖面图。
[0025]图2
‑
5 是本专利技术LDMOS器件的制造工艺步骤示意图。
[0026]图6 是本专利技术工艺步骤流程图。
[0027]附图标记说明101是P 型衬底/P型外延层，1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种的LDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤：步骤一，在半导体衬底（或者外延上）形成STI，然后进行离子注入形成LDMOS器件的漂移区及RESURF层；在所述半导体衬底表面形成栅介质层，然后在所述栅介质层表面再沉积一层多晶硅层；步骤二，光刻打开刻蚀的窗口区域以定义出多晶硅栅极的靠源区的边界，对多晶硅层进行第一次刻蚀，并将窗口区域内的多晶硅层下方的栅介质层刻蚀掉一定厚度；在不移除光刻胶的情况下进行离子注入，在窗口区域的半导体衬底中形成体区；步骤三，去除光刻胶并重新涂新的光刻胶，光刻定义出栅极靠漏区的边界，同时定义出同芯片上其他器件的栅极刻蚀区域，进行多晶硅层的第二次刻蚀成型；步骤四，去除全部的光刻胶，沉积侧墙介质层并进行侧墙工艺形成栅极侧墙；进行重掺杂注入形成所述LDMOS器件的源区、漏区以及体区的引出区；进行金属硅化反应形成金属硅化物；在整个晶圆表面沉积一层接触孔刻蚀停止层，所述刻蚀停止层为叠层，包含氮化硅层和氧化硅层，且氧化硅层位于下层；再在所述刻蚀停止层表面覆盖沉积层间介质层，对层间介质层的表面进行平坦化；进行接触孔刻蚀，刻蚀停止于刻蚀停止层；继续刻蚀所述刻蚀停止层中的氮化硅层，并过刻蚀其下方的氧化硅层。2.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述步骤一中，所述栅介质层为氧化硅层，采用热氧化法形成。3.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述的步骤二中，不去除光刻胶，且窗口区域内仍保留一定厚度的栅介质层，以进行高能量的离子注入。4.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述步骤四中，所述的金属硅化物形成于栅极顶部，以及所述LDMOS器件的源区、漏区，包括体区引出区的上方，与接触孔接触形成低阻引出；所述接触孔在刻蚀过程中，过刻蚀所述刻蚀停止层中的氧化硅层时，由于ST...

【专利技术属性】
技术研发人员：许昭昭，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：