基于FPGA的示波功率分析仪同步采集系统技术方案

本发明专利技术公开了一种基于FPGA的示波功率分析仪同步采集系统，对于数据采集模块采集得到的功率数据分为两路，一路由基频测量模块进行基波频率测量，另一路由数据缓存模块同步缓存至DDR模块，基波频率测量完毕后，小数抽点系数运算模块根据测得的基波频率计算小数抽点系数，数据读取模块从DDR模块中读取缓存数据，小数抽点模块根据小数抽点系数对读取的数据进行小数抽点，然后经数据输出模块输出至上位机。本发明专利技术更加适应于对变频信号的采集，能够提高同步采样的精度，从而提高示波功率分析仪的整体测量、分析精度。分析精度。分析精度。

【技术实现步骤摘要】
基于FPGA的示波功率分析仪同步采集系统


[0001]本专利技术属于示波功率分析仪
，更为具体地讲，涉及一种基于FPGA的示波功率分析仪同步采集系统。

技术介绍

[0002]示波功率分析仪在功能上同时具有了示波记录仪和功率仪的效果。相比于功率仪能捕获波形，实现用户的观测需求；而相比于传统示波器，示波功率分析仪又可以准确地、可视化地测量各种电子设备中的功率信号，还能实现功率运算的需求。它将示波器的特性集成到了功率仪中，可以满足功率测试中动态测量的需求，是复杂测试环境中极为高效且可靠的测试仪器。
[0003]就示波功率分析仪的采集系统而言，在非同步采样的情况下，由于采样率与信号频率不是整数倍关系，导致难以确定采集到多少个数据点时刚好是原始信号的一个整周期，对非整周期的信号进行FFT分析时，会出现频谱泄露和混叠的情况，从而影响功率参数的测量精度。因此示波功率分析仪的采集系统需要采用同步采样，使得采集到的固定的点数内包含整数个周期。
[0004]目前同步采样的方法有硬件同步和软件同步，硬件同步成本较大且精确度难以控制，目前主流的软件同步采样方法是先获取信号频率，然后根据信号频率f0和采样率f
s
算出当前一个周期包含的N个数据点，最后通过抽点的使得信号周期T等于采样间隔t与采样点数N的乘积。在测试仪器中需要保证信号的实时性，若是采用此种方式在软件上进行同步，需要先将采集到的波形以文件的方式进行缓存，算出频率然后取出来进行同步抽取，这很难保证信号的实时性。目前基于FPGA的同步采样方式是先将前一段波形的频率值计算出来，然后用前一段波形的计数值对后面采集到的波形进行同步抽取，虽然国标的工频信号为50HZ，但是在机械运行过程中难免会造成频率变化，若是用50HZ的信号去同步40HZ的信号，将会对示波功率分析仪的分析结果造成一定量的误差，需要进行改进。

技术实现思路

[0005]本专利技术的目的在于克服现有技术的不足，提供一种基于FPGA的示波功率分析仪同步采集系统，在对采集到的功率数据进行基频测量的同时将对应的波形数据进行缓存，然后利用测得的基波频率等实时信息对同步抽点系数进行实时更新，使得频率信息与功率数据一一对应，更加适应于对变频信号的采集，能够提高同步采样的精度，从而提高示波功率分析仪的整体测量、分析精度。
[0006]为了实现上述专利技术目的，本专利技术基于FPGA的示波功率分析仪同步采集系统包括数据采集模块、数据接收模块、数字比较模块、基频测量模块、数据缓存模块、DDR模块、小数抽点系数运算模块、数据读取模块、小数抽点模块、数据输出模块和上位机，其中数据接收模块、数字比较模块、基频测量模块、数据缓存模块、小数抽点系数运算模块、数据读取模块、小数抽点模块、数据输出模块在FPGA中实现；
[0007]数据采集模块用于对待分析信号进行采集得到功率数据；数据采集模块包含β张功率采集板卡，其中每张数据采集卡包含γ个模拟通道，每个模拟通道采用分辨率为δ的ADC进行模数转换，且每个模拟通道的ADC工作在同频同相的固定频率F
s
下；数据采集模块中每个功率采集板卡将γ个模拟通道采集的功率数据依次经过校准、滤波、跨时钟域处理后传输至数据接收模块；
[0008]数据接收模块包含β个接收端口，用于接收对应功率采集板卡的γ个模拟通道功率数据，在接收完成后数据接收模块对β*γ个模拟通道功率数据进行跨时钟域处理后分为两路进行输出：
[0009]一路将β*γ个模拟通道功率数据data
i
传输至数字比较模块，i＝1,2,
…
,β*γ；
[0010]另一路根据实际情况将β*γ个模拟通道功率数据data
i
中需要同步处理的数据划分为同一个系统，将数据以系统的形式绑定得到K个系统数据DATA
k
并输出到数据缓存模块，k＝1,2,
…
,K，K的值根据实际需要确定；
[0011]数字比较模块用于根据上位机发送的比较电平将β*γ个模拟通道功率数据data
i
转换为方波信号，其中每个系统的比较电平相同，从而得到与输入信号同频同相的β*γ个方波信号CARD_CNV
i
，i＝1,2,
…
,β*γ，并将β*γ个方波信号CARD_CNV
i
传输至基频测量模块；
[0012]基频测量模块用于采用测周法在标准频率f0下对接收到的β*γ个方波信号CARD_CNV
i
进行基波频率测量；基频测量模块存在两种工作模式：普通测频模式和同步测频模式，其中普通测频模式为默认工作模式，在普通测频模式下基频测量模块采用测周法对各个方波信号CARD_CNV
i
进行不间断测频，根据上位机设置的固定周期数Cyc_num，将连续Cyc_num个周期的测频结果进行平均作为这Cyc_num个周期的基波频率，每当测频完成一次后，将测频结果反馈至上位机，并将测频完成信号freq_done信号拉高一个时钟周期，然后进入下一轮测量；当基频测量模块检测到上位机的同步测频使能信号和测频完成信号freq_done均为高时转入同频测频模式，对方波信号CARD_CNV
i
进行同步测频，同步测频的具体方法如下：
[0013]基频测量模块采用测周法对方波信号CARD_CNV
i
的一个周期进行测量得到基波频率根据预先设置的基波频率与一帧波形的缓存周期数的映射关系确定基波频率对应的缓存周期数cyc
cache,i
，令测频周期数cyc
fre,i
＝cyc
cache,i
‑
Δ，Δ是用于将测频过程和缓存过程同步的延时周期数，根据实际情况设置；然后基频测量模块采用测周法对方波信号CARD_CNV
i
后续cyc
fre,i
‑
1个周期进行测量得到基波频率，将cyc
fre,i
个周期测得的基波频率进行平均，得到本轮数据缓存时的基波频率f
1,i
；每当测频完成一次后，将基波频率f
1,i
发送至小数抽点模块和上位机，并将对应通道的测频完成信号freq_done
i
信号拉高一个时钟周期，然后进入下一轮测量；
[0014]数据缓存模块包括K个数据缓存单元，每个数据缓存单元用于在检测到同步测频使能信号和对应系统中代表通道的测频完成信号均为高时，将对应系统中各个模拟通道功率数据data
i
缓存至DDR模块，其中各个系统数据中的代表通道根据实际需要选择；
[0015]DDR模块用于对K个系统数据进行缓存；
[0016]小数抽点系数运算模块用于根据接收到的各个模拟通道功率数据data
i
的基波频
率f
1,i
计算对应的小数抽点系数N
i
，具体方法为：
[0017本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的示波功率分析仪同步采集系统，其特征在于，包括数据采集模块、数据接收模块、数字比较模块、基频测量模块、数据缓存模块、DDR模块、小数抽点系数运算模块、数据读取模块、小数抽点模块、数据输出模块和上位机，其中数据接收模块、数字比较模块、基频测量模块、数据缓存模块、小数抽点系数运算模块、数据读取模块、小数抽点模块、数据输出模块在FPGA中实现；数据采集模块用于对待分析信号进行采集得到功率数据；数据采集模块包含β张功率采集板卡，其中每张数据采集卡包含γ个模拟通道，每个模拟通道采用分辨率为δ的ADC进行模数转换，且每个模拟通道的ADC工作在同频同相的固定频率F
s
下；数据采集模块中每个功率采集板卡将γ个模拟通道采集的功率数据依次经过校准、滤波、跨时钟域处理后传输至数据接收模块；数据接收模块包含β个接收端口，用于接收对应功率采集板卡的γ个模拟通道功率数据，在接收完成后数据接收模块对β*γ个模拟通道功率数据进行跨时钟域处理后分为两路进行输出：一路将β*γ个模拟通道功率数据data
i
传输至数字比较模块，i＝1,2,
…
,β*γ；另一路根据实际情况将β*γ个模拟通道功率数据data
i
中需要同步处理的数据划分为同一个系统，将数据以系统的形式绑定得到K个系统数据DATA
k
并输出到数据缓存模块，k＝1,2,
…
,K，K的值根据实际需要确定；数字比较模块用于根据上位机发送的比较电平将β*γ个模拟通道功率数据data
i
转换为方波信号，其中每个系统的比较电平相同，从而得到与输入信号同频同相的β*γ个方波信号CARD_CNV
i
，i＝1,2,
…
,β*γ，并将β*γ个方波信号CARD_CNV
i
传输至基频测量模块；基频测量模块用于采用测周法在标准频率f0下对接收到的β*γ个方波信号CARD_CNV
i
进行基波频率测量；基频测量模块存在两种工作模式：普通测频模式和同步测频模式，其中普通测频模式为默认工作模式，在普通测频模式下基频测量模块采用测周法对各个方波信号CARD_CNV
i
进行不间断测频，根据上位机设置的固定周期数Cyc_num，将连续Cyc_num个周期的测频结果进行平均作为这Cyc_num个周期的基波频率，每当测频完成一次后，将测频结果反馈至上位机，并将测频完成信号freq_done信号拉高一个时钟周期，然后进入下一轮测量；当基频测量模块检测到上位机的同步测频使能信号和测频完成信号freq_done均为高时转入同频测频模式，对方波信号CARD_CNV
i
进行同步测频，同步测频的具体方法如下：基频测量模块采用测周法对方波信号CARD_CNV
i
的一个周期进行测量得到基波频率根据预先设置的基波频率与一帧波形的缓存周期数的映射关系确定基波频率对应的缓存周期数cyc
cache,i
，令测频周期数cyc
fre,i
＝cyc
cache,i
‑
Δ，Δ是用于将测频过程和缓存过程同步的延时周期数，根据实际情况设置；然后基频测量模块采用测周法对方波信号CARD_CNV
i
后续cyc
fre,i
‑
1个周期进行测量得到基波频率，将cyc
fre,i
个周期测得的基波频率进行平均，得到本轮数据缓存时的基波频率f
1,i
；每当测频完成一次后，将基波频率f
1,i
发送至小数抽点模块和上位机，并将对应通道的测频完成信号freq_done
i
信号拉高一个时钟周期，然后进入下一轮测量；数据缓存模块包括K个数据缓存单元，每个数据缓存单元用于在检测到同步测频使能信号和对应系统中代表通道的测频完成信号均为高时，将对应系统中各个模拟通道功率数
据data
i
缓存至DDR模块，其中各个系统数据中的代表通道根据实际需要选择；DDR模块用于对K个系统数据进行缓存；小数抽点系数运算模块用于根据接收到的各个模拟通道功率数据data
i
的基波频率f
1,i
计算对应的小数抽点系数N
i
，具体方法为：计算定频模式下一个周期的采样点数N
i,1
：记从上位机接收的一个周期的固定采样点数为N2，采用如下公式计算得到抽点系数N
i
：计算完成后拉高对应模拟通道的小数抽点系数运算完成标志信号，将采样点数N
i,1
发送给小数抽点模块，并将每个系统中代表通道的小数抽点系数作为该系统的小数抽点系数N
k
发送给数据读取模块；数据读取模块包括用于K个数...

【专利技术属性】
技术研发人员：许波，陈凯，毛为聪，邹松庭，颜雁军，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：