使用具有结特征的载体衬底保护集成电路系统免受等离子体感应的静电放电的技术技术方案

提供了使用具有集成结的载体衬底保护集成电路免受等离子体感应的静电放电(ESD)的技术。根据一些实施例，多个半导体器件上方的互连区域内的各种金属特征电耦接到接合载体衬底上的一个或多个导电焊盘。导电焊盘提供到载体衬底内的下层掺杂区域的接触，该下层掺杂区域形成一个或多个PN结。这提供了经由载体衬底将互连区域中的金属特征电接地的能力。诸如在远后段制程(FBEOL)处理期间提供的附加互连层的附加互连层的形成可以继续，同时对集成电路造成较少的等离子体感应的ESD损坏，因为互连区域通过PN结连接到载体衬底的地，从而为在随后的处理期间产生的电荷提供放电路径。后的处理期间产生的电荷提供放电路径。后的处理期间产生的电荷提供放电路径。

【技术实现步骤摘要】
使用具有结特征的载体衬底保护集成电路系统免受等离子体感应的静电放电的技术


[0001]本公开内容涉及集成电路，并且更特别地，涉及用于保护集成电路免受由等离子体感应的静电放电(ESD)引起的损坏的技术。

技术介绍

[0002]随着集成电路的尺寸持续缩小，出现了许多挑战。例如，减小存储器和逻辑单元的尺寸变得越来越困难。可以用于允许进一步缩小单元尺寸的一种可能的解决方案包括掩埋或背侧电源轨技术，或更一般地BPR技术。在一些情况下，BPR技术包括将向单元输送电力的导体(有时称为电源轨)掩埋在后段制程(BEOL)互连层下方，通常与包括半导体鳍状物的器件层处于相同的水平。在其他情况下，BPR技术包括在器件层下面的衬底的背侧上形成这样的电源轨。这种BPR配置释放了开销，以便为逻辑连接提供更多空间，并且能够进一步缩小标准逻辑单元(例如，存储器和逻辑单元)。BPR配置还允许相对较大的电源轨(例如，较厚)，相对较大的电源轨进而表现出较低的电阻和功率耗散。然而，关于形成这种BPR配置，仍然存在许多不可忽视的挑战。
附图说明
[0003]图1是根据本公本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：多个半导体器件；互连区域，在所述多个半导体器件上方，所述互连区域包括多个堆叠互连层；一个或多个金属特征，在所述多个堆叠互连层中的任何堆叠互连层中；一个或多个导电过孔，穿过所述互连区域的一个或多个层，并且耦接到所述一个或多个金属特征中的任何金属特征；以及载体衬底，具有半导体材料，所述半导体材料具有一个或多个掺杂结、以及在所述一个或多个掺杂结中的对应掺杂结上的一个或多个导电焊盘，其中，所述载体衬底接合到所述互连区域，使得所述一个或多个导电焊盘与所述一个或多个导电过孔中的对应导电过孔接触。2.根据权利要求1所述的集成电路，还包括在所述多个半导体器件下面的背侧区域，其中，所述背侧区域包括一个或多个附加金属特征。3.根据权利要求2所述的集成电路，其中，所述一个或多个附加金属特征包括掩埋或背侧电源轨(BPR)结构。4.根据权利要求2所述的集成电路，还包括在所述背侧区域中的金属特征与所述互连区域中的金属特征之间延伸的一个或多个导电结构。5.根据权利要求2所述的集成电路，其中，所述背侧区域包括一个或多个输入/输出(I/O)结构。6.根据权利要求2所述的集成电路，其中，所述多个半导体器件在衬底上，其中，所述衬底包括具有一个或多个掺杂结的半导体材料，并且所述衬底在所述多个半导体器件与所述背侧区域之间。7.根据权利要求6所述的集成电路，还包括一个或多个导电过孔，所述一个或多个导电过孔延伸穿过所述衬底的在所述背侧区域中的金属特征与所述衬底中的掩埋导电层之间的部分。8.根据权利要求1至7中任一项所述的集成电路，其中，所述一个或多个掺杂结中的至少一个掺杂结包括第一掺杂剂类型的第一掺杂阱、以及与所述第一掺杂剂类型相反的第二掺杂剂类型的第二掺杂阱，所述第二掺杂阱在所述第一掺杂阱内。9.根据权利要求1至7中任一项所述的集成电路，其中，所述多个堆叠互连层上的所有的所述金属特征各自电耦接到所述一个或多个导电过孔中的至少一个导电过孔。10.一种印刷电路板，包括根据权利要求1至7中任一项所述的集成电路。11.一种电子设备，包括：芯片封装，包括一个或多个管芯，所述一个或多个管芯中的至少一个管芯包括：多个半导体器件；互连区域，在所述多个半导体器件上方，所述互连区域包括多个堆叠互连层；一个或多个金属特征，在所述多个堆叠互连层中的任何堆叠互连层中；一个或多个导电过孔，穿过所述互连区域的一个或多个层，并且耦接到所述一个或多个金属特征中的任何金属特征；以及载体衬底，具有半导体材料，所述半导体材料具有一个或多个掺杂结、以及在所述一个或多个掺杂结中的对应掺杂结上的一个或多个导电焊盘，其中，所述载体衬底接合到所述
互连区域，使得所述一个或多个导电焊盘与所述一个或多个导电过孔中的对应导电过孔接触。12.根据权利要求11所述的电子设备，其中，所述一个或多个管芯中的所述至少一个管芯还包括在所述多个半导体器件下面的背侧区域，其中，所述背侧...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：