功率元件及其制造方法技术

本发明专利技术提出一种功率元件及其制造方法。功率元件包含：半导体层、阱区、本体区、栅极、源极与漏极、场氧化区以及自动对准漂移区。其中，场氧化区形成于半导体层的上表面上，且场氧化区介于栅极与漏极之间。场氧化区由化学机械研磨工艺步骤形成。自动对准漂移区形成于半导体层中，且自动对准漂移区完全位于并连接于场氧化区正下方。区正下方。区正下方。

【技术实现步骤摘要】
功率元件及其制造方法


[0001]本专利技术涉及一种功率元件及其制造方法，特别涉及一种具有场氧化区与自动对准漂移区的功率元件及其制造方法。

技术介绍

[0002]图1A及图1B分别显示一种已知功率元件100的俯视示意图与剖视示意图。图1B显示图1A的AA
’
剖线的剖视示意图。所谓的功率元件，是指于正常操作时，施加于漏极的电压高于5V。一般而言，功率元件的漏极与栅极间，具有漂移区12a(如图1B中虚线框范围所示意)，将漏极19与本体区16分隔，且漂移区12a的横向长度根据正常操作时所承受的操作电压而调整。如图1A与图1B所示，功率元件100包含：阱区12、绝缘结构13、本体区16、栅极17、源极18与漏极19。其中，阱区12的导电型为N型，形成于基板11上，绝缘结构13为区域氧化(local oxidation of silicon，LOCOS)结构，以定义操作区13a，作为功率元件100操作时主要的作用区。操作区13a的范围由图1A中，粗黑虚线框所示意。为提高功率元件100的击穿电压，可延长漂移区12a在通道方向上的长度，但会使导通电阻提高，使得操作速度降低；此外，漂移区12a与漏极19的N型杂质浓度差异较大，且分别耦接的电压的电压差超过5V至数百伏的高压，限制了功率元件100的击穿电压，而限制了功率元件100的应用范围，降低元件的性能。
[0003]有鉴于此，本专利技术提出一种能够提高不导通操作时的击穿电压使功率元件100的耐压(withstand voltage)提高，并降低导通电阻的功率元件及其制造方法。

技术实现思路

[0004]于一观点中，本专利技术提供一种功率元件，包含：一半导体层，形成于一基板上，该半导体层具有一上表面；一阱区，具有一第一导电型，形成于该半导体层中，且该阱区位于该上表面下并连接于该上表面；一本体区，具有一第二导电型，形成于该半导体层中，且该本体区位于该上表面下并连接于该上表面，该本体区于一通道方向上，与该阱区邻接；一栅极，形成于该上表面上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该功率元件在一导通操作中的一反转电流通道，且部分该阱区位于该栅极正下方，以提供该功率元件在该导通操作中的一漂移电流通道；一源极与一漏极，具有该第一导电型，且该源极与该漏极形成于该上表面下并连接于该上表面，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中；一场氧化区，形成于该上表面上，且该场氧化区介于该栅极与该漏极之间，且该场氧化区由一化学机械研磨(chemical mechanical polish，CMP)工艺步骤形成；以及一自动对准漂移区，具有该第一导电型，形成于该半导体层中，且该自动对准漂移区完全位于并连接于该场氧化区正下方。
[0005]于另一观点中，本专利技术提供一种功率元件制造方法包含：形成一半导体层于一基板上，该半导体层具有一上表面；形成一阱区于该半导体层中，且该阱区具有第一导电型，且该阱区位于该上表面下并连接于该上表面；形成一本体区于该半导体层中，且该本体区
具有一第二导电型，且该本体区位于该上表面下并连接于该上表面，该本体区于一通道方向上，与该阱区邻接；形成一栅极于该上表面上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该功率元件在一导通操作中的一反转电流通道，且部分该阱区位于该栅极正下方，以提供该功率元件在该导通操作中的一漂移电流通道；形成一源极与一漏极于该上表面下并连接于该上表面，且该源极与该漏极具有该第一导电型，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中；以一化学机械研磨(chemical mechanical polish，CMP)工艺步骤形成一场氧化区于该上表面上，且该场氧化区介于该栅极与该漏极之间；以及形成一自动对准漂移区于该半导体层中，该自动对准漂移区具有该第一导电型，且该自动对准漂移区完全位于并连接于该场氧化区正下方。
[0006]于一实施例中，该功率元件还包含一场极板，具有导电性，且该场极板形成于该场氧化区上且连接于该场氧化区，该场极板用以电连接于一预设电位，以缓和该功率元件操作时的电场分布。
[0007]于一实施例中，该自动对准漂移区的第一导电型杂质浓度低于该漏极的第一导电型杂质浓度，且该自动对准漂移区的第一导电型杂质浓度高于该阱区的第一导电型杂质浓度。
[0008]于一实施例中，该自动对准漂移区与该场氧化区由同一个微影工艺步骤所定义。
[0009]于一实施例中，该场极板电连接于该源极。
[0010]于一实施例中，该功率元件制造方法，还包含：以一微影工艺步骤形成一屏蔽于该上表面上且连接于该上表面，且该屏蔽定义该场氧化区与该自动对准漂移区；以一离子注入工艺步骤，将该第一导电型杂质，以加速离子的形式，注入该屏蔽所定义的区域中，以形成该自动对准漂移区；以一沉积工艺步骤，沉积一氧化层，且该CMP工艺步骤将该屏蔽所定义的区域之外的该氧化层移除；以及移除该屏蔽。
[0011]本专利技术的优点为本专利技术通过屏蔽覆盖整个低压区域并只暴露高压区域的上表面可保护低压区域，通过屏蔽可防止绝缘结构被蚀刻，仅用单一屏蔽就可同时形成自动对准漂移区及场氧化区，通过CMP工艺步骤取代加热工艺步骤可减少加热工艺对低压区域的影响，且通过自动对准漂移区可使高压区域具有渐进式的第一导电形杂质浓度。
[0012]以下通过具体实施例详加说明，会更容易了解本专利技术的目的、
技术实现思路
、特点及其所实现的效果。
附图说明
[0013]图1A与图1B分别显示一种已知功率元件的俯视示意图与剖视示意图。
[0014]图2A与图2B是分别根据本专利技术的一实施例显示功率元件的俯视示意图与剖视示意图。
[0015]图3A与图3B是分别根据本专利技术的另一实施例显示功率元件的俯视示意图与剖视示意图。
[0016]图4A
‑
图4L是根据本专利技术的一实施例显示功率元件制造方法的剖视示意图。
[0017]图中符号说明
[0018]11，21，31：基板
[0019]12，22，32：阱区
[0020]12a，22a，32a：漂移区
[0021]13：绝缘结构
[0022]13a：操作区
[0023]16，26，36：本体区
[0024]17，27，37：栅极
[0025]18，28，38：源极
[0026]19，29，39：漏极
[0027]21
’
，31
’
：半导体层
[0028]21a，31a：上表面
[0029]21b，31b：下表面
[0030]23，33：场氧化区
[0031]25，35：自动对准漂移区
[0032]33
’
：氧化层
[0033]34：屏蔽
[0034]34
’
：屏蔽材料
[0035]36
’
，38本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率元件，其特征在于，包含：一半导体层，形成于一基板上，该半导体层具有一上表面；一阱区，具有一第一导电型，形成于该半导体层中，且该阱区位于该上表面下并连接于该上表面；一本体区，具有一第二导电型，形成于该半导体层中，且该本体区位于该上表面下并连接于该上表面，该本体区于一通道方向上，与该阱区邻接；一栅极，形成于该上表面上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该功率元件在一导通操作中的一反转电流通道，且部分该阱区位于该栅极正下方，以提供该功率元件在该导通操作中的一漂移电流通道；一源极与一漏极，具有该第一导电型，且该源极与该漏极形成于该上表面下并连接于该上表面，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中；一场氧化区，形成于该上表面上，且该场氧化区介于该栅极与该漏极之间，且该场氧化区由一化学机械研磨工艺步骤形成；以及一自动对准漂移区，具有该第一导电型，形成于该半导体层中，且该自动对准漂移区完全位于并连接于该场氧化区正下方。2.如权利要求1所述的功率元件，其中，还包含一场极板，具有导电性，且该场极板形成于该场氧化区上且连接于该场氧化区，该场极板用以电连接于一预设电位，以缓和该功率元件操作时的电场分布。3.如权利要求1所述的功率元件，其中，该自动对准漂移区的第一导电型杂质浓度低于该漏极的第一导电型杂质浓度，且该自动对准漂移区的第一导电型杂质浓度高于该阱区的第一导电型杂质浓度。4.如权利要求1所述的功率元件，其中，该自动对准漂移区与该场氧化区由同一个微影工艺步骤所定义。5.如权利要求2所述的功率元件，其中，该场极板电连接于该源极。6.一种功率元件制造方法，其特征在于，包含：形成一半导体层于一基板上，该半导体层具有一上表面；形成一阱区于该半导体层中，且该阱区具有第一导电型，且该阱区位于该上表面下并连接...

【专利技术属性】
技术研发人员：叶昱廷，罗国轩，黄建豪，陈巨峰，翁武得，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：