提高边界虚拟存储器阵列的本质临界电压的方法技术

本发明专利技术公开一种提高虚拟存储器阵列的本质临界电压Vth(Intrinsic Vth)的方法。在一基底上制作边界虚拟存储器阵列、主存储器阵列、解码器以及周边元件的过程中，所述方法进一步包括对边界虚拟存储器阵列施行额外的注入制作工艺，使边界虚拟存储器阵列的阱区浓度大于主存储器阵列的阱区浓度。另一方面，在制作解码器或周边元件的期间，同时对原本不会接受注入的边界虚拟存储器阵列进行额外的注入制作工艺，也可实现边界虚拟存储器阵列的阱区浓度大于主存储器阵列的阱区浓度并节省光掩模。大于主存储器阵列的阱区浓度并节省光掩模。大于主存储器阵列的阱区浓度并节省光掩模。

【技术实现步骤摘要】
提高边界虚拟存储器阵列的本质临界电压的方法


[0001]本专利技术涉及一种存储器阵列的制作工艺改良，且特别是涉及一种提高边界虚拟存储器阵列的本质临界电压Vth(Intrinsic Vth)的方法。

技术介绍

[0002]存储器阵列一般包含主存储器阵列与边界虚拟存储器阵列。主存储器阵列与边界虚拟存储器阵列是采用相同制作工艺与相同元件设计制作的半导体元件，但是因为制作工艺方面的因素，导致存储器阵列边界的部分半导体元件的尺寸，如浅沟槽隔离结构的高度、多晶硅层的高度等与需求的尺寸不一致，因此将边界的部分界定为虚拟存储器阵列，以免影响存储器操作。
[0003]换句话说，无论主存储器阵列进行怎样的操作，边界虚拟存储器阵列都是执行抹除操作。这样一来会随着抹除次数的累积，造成边界虚拟存储器阵列的本质临界电压Vth逐渐降低，而发生过抹除现象(Over
‑
erase phenomenon)。
[0004]过抹除现象会引发临界漏电(threshold leakage current)，从而影响主存储器阵列的PGM与读取操作。
...

【技术保护点】

【技术特征摘要】
1.一种提高边界虚拟存储器本质临界电压的方法，包括在基底上制作边界虚拟存储器阵列、主存储器阵列、解码器以及周边元件，其中所述边界虚拟存储器阵列的阱区与所述主存储器阵列的阱区是用同一道制作工艺形成，且所述方法还包括以下至少一个步骤：在制作所述解码器期间，同时对所述解码器的区域内的所述基底与所述边界虚拟存储器阵列的所述阱区进行第一注入制作工艺，以形成所述解码器的阱区并使所述边界虚拟存储器阵列的所述阱区的掺杂浓度大于所述主存储器阵列的所述阱区的掺杂浓度；在制作所述周边元件期间，同时对所述周边元件的区域内的所述基底与所述边界虚拟存储器阵列的所述阱区进行第二注入制作工艺，以形成所述周边元件的阱区并使所述边界虚拟存储器阵列的所述阱区的所述掺杂浓度大于所述主存储器阵列的所述阱区的所述掺杂浓度；对所述边界虚拟存储器阵列的所述阱区进行第三注入制作工艺，以使所述边界虚拟存储器阵列的所述阱区的所述掺杂浓度大于所述主存储器阵列的所述阱区的所述掺杂浓度。2.如权利要求1所述的提高边界虚拟存储器本质临界电压的方法，其中所述边界虚拟存储器阵列围绕所述主存储器阵列...

【专利技术属性】
技术研发人员：洪锦石，易成名，邓才科，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：