一种绝缘体上硅的制备方法技术

本发明专利技术提供一种绝缘体上硅的制备方法，在p型掺杂单晶硅外延衬底上形成自下而上叠置的本征硅第一腐蚀停止层、锗硅合金第二腐蚀停止层及硅器件层，经氧化、键合、加固及研磨处理后，进行选择性腐蚀，通过p+/本征硅的选择性腐蚀，将位于锗硅合金第二腐蚀停止层上的本征硅第一腐蚀停止层的厚度偏差控制在100nm以内，继而通过第二次腐蚀以及第三次腐蚀，可将最终制备的绝缘体上硅薄膜的厚度偏差优化到小于5nm，表面粗糙度小于从而实现绝缘体上硅薄膜的平坦化制备。薄膜的平坦化制备。薄膜的平坦化制备。

【技术实现步骤摘要】
一种绝缘体上硅的制备方法


[0001]本专利技术属于半导体领域，涉及一种绝缘体上硅的制备方法。

技术介绍

[0002]随着集成电路的不断发展，电子元件的特征尺寸不断减小，由此作为契机发展的FinFET技术以及SOI技术是目前的两种主流路线。
[0003]其中，基于SOI技术的发展，对SOI衬底材料的需求日益增大，通常SOI由支撑衬底、绝缘层以及器件层组成，制备方法目前主要有键合及背面腐蚀技术(BESOI)、注氧隔离技术(SIMOX)、以及Smartcut
TM
技术。
[0004]BESOI的工作原理为：通过腐蚀停止层以及器件层对腐蚀溶液的不同腐蚀选择比，可以有效提高顶层硅厚度的均匀性，其中，腐蚀前的厚度均匀性以及腐蚀选择比对腐蚀后的厚度均匀性影响非常大，因此需要严格控制腐蚀前的厚度均匀性，现有技术中，通常使用机械研磨及进一步的机械化学抛光可以将腐蚀停止层的厚度偏差改善到0.2μm左右，但该厚度偏差依然较大，继续改善存在较大困难，仍然难以满足对平坦化的绝缘体上硅的需求。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种绝缘体上硅的制备方法，用于解决现有技术中绝缘体上硅厚度均匀性的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种绝缘体上硅的制备方法，包括以下步骤：
[0007]提供外延衬底及支撑衬底，所述外延衬底为p型掺杂单晶硅外延衬底；
[0008]于所述外延衬底上采用外延法形成自下而上叠置的第一腐蚀停止层、第二腐蚀停止层以及器件层，其中，所述第一腐蚀停止层为本征硅层，所述第二腐蚀停止层为锗硅合金层，所述器件层为硅器件层；
[0009]形成绝缘层，且结合所述绝缘层将所述器件层与所述支撑衬底键合；
[0010]对所述外延衬底进行研磨处理，预留一定厚度的所述外延衬底；
[0011]采用第一腐蚀溶液进行第一次腐蚀，去除剩余所述外延衬底；
[0012]采用第二腐蚀溶液进行第二次腐蚀，去除所述第一腐蚀停止层；
[0013]采用第三腐蚀溶液进行第三次腐蚀，去除所述第二腐蚀停止层，形成绝缘体上硅结构；对所述绝缘体上硅结构进行牺牲氧化处理，去除部分所述器件层，并进行热处理，获得绝缘体上硅薄膜。可选的，所述外延衬底包括p型重掺单晶硅外延衬底；所述支撑衬底包括硅支撑衬底、蓝宝石支撑衬底、石英支撑衬底及玻璃支撑衬底中的一种；所述器件层包括掺杂的硅器件层。可选的，外延形成所述第一腐蚀停止层时，外延温度≤1200℃，形成的所述第一腐蚀停止层的外延厚度≤1000nm；外延形成所述第二腐蚀停止层时，外延温度≤800℃，形成的所述第二腐蚀停止层的外延厚度为10nm～60nm，形成的所述第二腐蚀停止层为Ge
x
Si
y
层，x的取值为0.1～0.5，y的取值为1～x；外延形成所述器件层时，外延温度＜800
℃，形成的所述器件层的外延厚度≤600nm。可选的，所述绝缘层形成于所述器件层及所述支撑衬底的表面中的一种或组合。可选的，结合所述绝缘层将所述器件层与所述支撑衬底进行键合时，包括进行表面氧等离子体处理的步骤，以及进行加固处理的步骤。可选的，对所述外延衬底进行研磨处理的方法包括机械研磨及化学机械研磨中的一种或组合，预留的所述外延衬底的厚度≤2μm，所述外延衬底的厚度偏差＜0.5μm。可选的，所述第一腐蚀溶液包括HF、HNO3、Hac的混合腐蚀溶液；所述第二腐蚀溶液包括TMAH；所述第三腐蚀溶液包括HF、HNO3、Hac的混合腐蚀溶液或HF、H2O2、Hac的混合腐蚀溶液。可选的，进行所述牺牲氧化处理的步骤包括干氧或湿氧中的一种或组合，其中氧化温度为700℃～1100℃，以及在氧化过程结束后，采用HF溶液移除表面的氧化层。可选的，进行所述热处理时包括进行快速热处理、长时间热处理或两者交替，其中，所述快速热处理的温度范围为1150～1300℃，所述长时间热处理的温度范围为1050～1250℃，所述热处理的气氛包括氢氩混合气氛或纯氩气氛。可选的，对所述绝缘体上硅结构进行所述牺牲氧化处理及所述热处理后，获得的所述绝缘体上硅薄膜的厚度偏差＜5nm，获得的所述绝缘体上硅薄膜的表面粗糙度可选的，还包括在所述绝缘体上硅薄膜上进行氧化减薄或外延生长的步骤，以调整所述绝缘体上硅薄膜的厚度。如上所述，本专利技术的绝缘体上硅的制备方法，在p型掺杂单晶硅外延衬底上形成自下而上叠置的本征硅第一腐蚀停止层、锗硅合金第二腐蚀停止层及硅器件层，经氧化、键合、加固及研磨处理后，进行选择性腐蚀，通过p+/本征硅的选择性腐蚀，将位于锗硅合金第二腐蚀停止层上的本征硅第一腐蚀停止层的厚度偏差控制在100nm以内，继而通过第二次腐蚀以及第三次腐蚀，可将最终制备的绝缘体上硅薄膜的厚度偏差优化到小于5nm，表面粗糙度小于从而实现绝缘体上硅薄膜的平坦化制备。
附图说明
[0014]图1显示为本专利技术实施例中制备绝缘体上硅的工艺示意图。
[0015]图2显示为本专利技术实施例中外延衬底的结构示意图。
[0016]图3显示为本专利技术实施例中于外延衬底上形成第一腐蚀停止层、第二腐蚀停止层以及器件层后的结构示意图。
[0017]图4显示为本专利技术实施例中形成绝缘层后的结构示意图。
[0018]图5显示为本专利技术实施例中将器件层与支撑衬底键合后的结构示意图。
[0019]图6显示为本专利技术实施例中对外延衬底进行研磨处理后的结构示意图。
[0020]图7显示为本专利技术实施例中进行第一次腐蚀去除外延衬底后的结构示意图。
[0021]图8显示为本专利技术实施例中进行第二次腐蚀去除第一腐蚀停止层后的结构示意图。
[0022]图9显示为本专利技术实施例中进行第三次腐蚀去除第二腐蚀停止层形成绝缘体上硅结构后的结构示意图。
[0023]图10显示为本专利技术实施例中对绝缘体上硅结构进行牺牲氧化处理及热处理后的结构示意图。
[0024]元件标号说明
[0025]100外延衬底
[0026]200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一腐蚀停止层
[0027]300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二腐蚀停止层
[0028]400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
器件层
[0029]410
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘体上硅薄膜
[0030]500
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘层
[0031]600
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
支撑衬底
具体实施方式
[0032]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种绝缘体上硅的制备方法，其特征在于，包括以下步骤：提供外延衬底及支撑衬底，所述外延衬底为p型掺杂单晶硅外延衬底；于所述外延衬底上采用外延法形成自下而上叠置的第一腐蚀停止层、第二腐蚀停止层以及器件层，其中，所述第一腐蚀停止层为本征硅层，所述第二腐蚀停止层为锗硅合金层，所述器件层为硅器件层；形成绝缘层，且结合所述绝缘层将所述器件层与所述支撑衬底键合；对所述外延衬底进行研磨处理，预留一定厚度的所述外延衬底；采用第一腐蚀溶液进行第一次腐蚀，去除剩余所述外延衬底；采用第二腐蚀溶液进行第二次腐蚀，去除所述第一腐蚀停止层；采用第三腐蚀溶液进行第三次腐蚀，去除所述第二腐蚀停止层，形成绝缘体上硅结构；对所述绝缘体上硅结构进行牺牲氧化处理，去除部分所述器件层，并进行热处理，获得绝缘体上硅薄膜。2.根据权利要求1所述的绝缘体上硅的制备方法，其特征在于：所述外延衬底包括p型重掺单晶硅外延衬底；所述支撑衬底包括硅支撑衬底、蓝宝石支撑衬底、石英支撑衬底及玻璃支撑衬底中的一种；所述器件层包括掺杂的硅器件层。3.根据权利要求1所述的绝缘体上硅的制备方法，其特征在于：外延形成所述第一腐蚀停止层时，外延温度≤1200℃，形成的所述第一腐蚀停止层的外延厚度≤1000nm；外延形成所述第二腐蚀停止层时，外延温度≤800℃，形成的所述第二腐蚀停止层的外延厚度为10nm～60nm，形成的所述第二腐蚀停止层为Ge
x
Si
y
层，x的取值为0.1～0.5，y的取值为1～x；外延形成所述器件层时，外延温度＜800℃，形成的所述器件层的外延厚度≤600nm。4.根据权利要求1所述的绝缘体上硅的制备方法，其特征在于：所述绝缘层形成于所述器件层及所述支撑...

【专利技术属性】
技术研发人员：魏星，汪子文，戴荣旺，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：