半导体装置制造方法及图纸

实施方式提供能够抑制截止动作中的不希望的供电的半导体装置。实施方式的半导体装置具备第一端子(PVOUT)、第二端子(PGND)、以及第一电路(12)。第一电路包含第一开关元件(Q2)、第一电阻(R5)、以及第二开关元件(Q4)。第一开关元件的第一端连接于被供给第一电压(VH)的第一节点(N1)。第一开关元件的第二端连接于第一端子。第一开关元件的栅极连接于第一节点与第二端子之间。第一电阻与第二开关元件串联连接于第一节点与第二端子之间。半导体装置在停止向第一节点供给第一电压时，将第一开关元件以及第二开关元件由截止状态设为导通状态。以及第二开关元件由截止状态设为导通状态。以及第二开关元件由截止状态设为导通状态。

【技术实现步骤摘要】
半导体装置
[0001]相关申请
[0002]本申请享受以日本专利申请2021
‑
123097号(申请日：2021年7月28日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]本专利技术的实施方式涉及半导体装置。

技术介绍

[0004]已知有用于对负载供电的半导体装置。

技术实现思路

[0005]实施方式提供能够抑制截止动作中的不希望的供电的半导体装置。
[0006]实施方式的半导体装置具备第一端子、第二端子、以及第一电路。第一电路包含第一开关元件、第一电阻、以及第二开关元件。第一开关元件的第一端连接于被供给第一电压的第一节点。第一开关元件的第二端连接于第一端子。第一开关元件的栅极连接于第一节点与第二端子之间。第一电阻与第二开关元件串联连接于第一节点与第二端子之间。半导体装置在向第一节点进行的第一电压的供给被停止时，将第一开关元件以及第二开关元件由截止状态设为导通状态。
附图说明
[0007]图1是用于说明第一实施方式的半导体装置以及由半导体装置供电的负载的构成的一例的电路图。
[0008]图2是表示第一实施方式的半导体装置的动作例的时序图。
[0009]图3是用于说明第二实施方式的半导体装置以及由半导体装置供电的负载的构成的一例的电路图。
[0010]图4是表示第二实施方式的半导体装置的动作例的时序图。
[0011]图5是表示第二实施方式的半导体装置的其他动作例的时序图。r/>[0012]图6是用于说明变形例的半导体装置以及由半导体装置供电的负载的构成的一例的电路图。
具体实施方式
[0013]以下，参照附图对实施方式进行说明。在说明时，对于具有大致相同的功能以及构成的构成要素标注同一附图标记。此外，以下所示的实施方式用于例示技术思想。实施方式不限定构成部件的材质、形状、构造、配置等。实施方式能够附加各种变更。
[0014][1]第一实施方式
[0015]对第一实施方式的半导体装置进行说明。
[0016][1
‑
1]构成
[0017][1
‑1‑
1]半导体装置1的整体构成
[0018]图1是用于说明第一实施方式的半导体装置以及由半导体装置供电的负载的构成的一例的电路图。半导体装置1是对负载2供电的负载开关。半导体装置1例如为IC(Integrated Circuit)芯片。负载2是使用从半导体装置1供给的电力，进行各种动作的电路。负载2例如为IC芯片。
[0019]半导体装置1包含端子PVIN、PVOUT、PEN及PGND，开关元件Q1，控制电路10，电压生成电路11，以及开关电路12。
[0020]端子PVIN为半导体装置1的电源端子。从半导体装置1的外部对端子PVIN施加电压VIN。
[0021]端子PVOUT为半导体装置1的输出端子。从端子PVOUT向半导体装置1的外部供电。
[0022]端子PEN为半导体装置1的控制端子。从半导体装置1的外部对端子PEN输入指令CMD。指令CMD包含使半导体装置1驱动负载2的旨意的指令CMD、以及使半导体装置1停止负载2的驱动的旨意的指令CMD。另外，在以下的说明中，使半导体装置1驱动负载2的动作也被称作导通动作。此外，使半导体装置1停止负载2的驱动的动作也被称作截止动作。此外，使半导体装置1驱动负载2的旨意的指令也被称作导通动作的指令CMD。此外，使半导体装置1停止负载2的驱动的旨意的指令也被称作截止动作的指令CMD。
[0023]端子PGND为半导体装置1的接地端子。端子PGND被接地。
[0024]开关元件Q1为N沟道型的MOSFET。经由端子PVIN对开关元件Q1的漏极施加电压VIN。开关元件Q1的源极连接于端子PVOUT。开关元件Q1的栅极连接于节点N1。在开关元件Q1为导通状态时，开关元件Q1经由端子PVOUT对负载2输出电压VIN。这里，能够通过开关元件Q1的导通电阻Ron(Q1)、与流过导通状态的开关元件Q1的电流IOUT的积表示的电压Ron(Q1)
×
IOUT被设为非常小得能够忽略的电平。开关元件Q1在开关元件Q1截止状态时，不经由端子PVOUT对负载2输出电压VIN。
[0025]控制电路10控制半导体装置1整体的动作。控制电路10经由端子PEN从半导体装置1的外部接收指令CMD。控制电路10基于接收到的指令CMD，控制电压生成电路11以及开关电路12的动作。控制电路10向开关电路12输出信号EN1以及EN2。
[0026]电压生成电路11例如为电荷泵。经由端子PVIN对电压生成电路11输入电压VIN。电压生成电路11基于控制电路10的控制，生成比电压VIN高的电压。由电压生成电路11生成的电压被供给节点N1。
[0027]开关电路12控制开关元件Q1的导通截止。开关电路12基于从控制电路10接收到的信号EN1以及EN2，将开关元件Q1设为截止状态。
[0028]负载2包含容性负载CL以及阻性负载RL。容性负载CL积蓄被供给的电力。阻性负载RL消耗被供给的电力。容性负载CL设于端子PVOUT与接地电压之间。阻性负载RL设于端子PVOUT与接地电压之间，与容性负载CL并联设置。
[0029][1
‑1‑
2]开关电路12的构成
[0030]对开关电路12进行详细说明。开关电路12包含电阻元件R1至R4、以及开关元件Q2至Q4。开关元件Q2为P沟道型的MOSFET。开关元件Q3以及Q4为N沟道型的MOSFET。
[0031]电阻元件R1至R3按照电阻元件R1、R2、R3的顺序串联连接于节点N1与端子PGND之
间。具体而言，电阻元件R1的一端连接于节点N1。电阻元件R1的另一端连接于节点N2。电阻元件R2的一端连接于节点N2。电阻元件R2的另一端连接于节点N3。电阻元件R3的一端连接于节点N3。电阻元件R3的另一端连接于端子PGND。
[0032]电阻元件R4的一端连接于端子PVOUT。
[0033]开关元件Q2的源极连接于节点N1。开关元件Q2的栅极连接于节点N2。开关元件Q2的漏极连接于电阻元件R4的另一端。换言之，开关元件Q2的漏极经由电阻元件R4连接于端子PVOUT。
[0034]开关元件Q3的源极连接于端子PGND。开关元件Q3的漏极连接于节点N3。对开关元件Q3的栅极供给信号EN1。开关元件Q3基于H电平的信号EN1以及L电平的信号EN1，分别成为导通状态以及截止状态。
[0035]开关元件Q4的源极连接于端子PGND。开关元件Q4的漏极连接于节点N1。对开关元件Q4的栅极供给信号EN2。开关元件Q4基于H电平的信号EN2以及L电平的信号EN2，分别成为导通状态以及截止状态。
[0036]另外，虽然未图示，但开关元件Q1至Q4分别包含体二极管(Body diode)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具备：第一端子；第二端子；以及第一电路，所述第一电路包含：第一开关元件，包含与被供给第一电压的第一节点连接的第一端、连接于所述第一端子的第二端、以及连接于所述第一节点与所述第二端子之间的栅极；以及第一电阻以及第二开关元件，串联连接于所述第一节点与所述第二端子之间，在向所述第一节点进行的所述第一电压的供给被停止时，将所述第一开关元件以及所述第二开关元件由截止状态设为导通状态。2.如权利要求1所述的半导体装置，其中，还具备第二电路，所述第一电路还包含：第二电阻，一端连接于所述第一节点；第三电阻，一端连接于所述第二电阻的另一端以及所述第一开关元件的所述栅极；第四电阻，一端连接于所述第二端子；以及第三开关元件，包含连接于所述第二端子的第一端、以及连接于所述第三电阻的另一端及所述第四电阻的另一端的第二端，所述第二电路在向所述第一节点进行的所述第一电压的供给被停止时，将所述第二开关元件以及所述第三开关元件由截止状态设为导通状态。3.如权利要求2所述的半导体装置，其中，所述第二电路在将所述第二开关元件以及所述第三开关元件由截止状态设为导通状态起经过第一期间后，将所述第二开关元件由导通状态设为截止状态，所述第二电路在将所述第二开关元件以及所述第三开关元件由截止状态设为导通状态起经过所述第一期间以上的长的第二期间后，将所述第三开关元件由导通状态设为截止状态。4.如权利要求3所述的半导体装置，其中，所述第二电路通过将所述第...

【专利技术属性】
技术研发人员：米原直哉，户田修二，渡边昌敏，各务高明，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：