连续时间Sigma-Delta模数转换系统及其运行方法和应用技术方案

本发明专利技术为连续时间Sigma

【技术实现步骤摘要】
连续时间Sigma
‑
Delta模数转换系统及其运行方法和应用


[0001]本专利技术涉及电子设备、电子器件
，特别是一种连续时间Sigma
‑
Delta模数转换系统及其运行方法和应用。

技术介绍

[0002]为了提高数据率，无线蜂窝通信技术已经从4G（主要是TDD方式的LTE）的20MHz/100MHz带宽的发展到5G厘米波段（SUB
‑
6GHz的NR1）的100MHz/200MHz带宽或者，以及5G毫米波段（以美国28GHz、39GHz为代表的NR2）的400MHz/800MHz带宽。Wi
‑
Fi技术也从Wi
‑
Fi6的160MHz带宽发展到Wi
‑
Fi7的320MHz带宽。根据奈奎斯特采样定律，模数转换器的采样时钟必须是带宽的2倍以上，这就需要500Msps以上的中频采样模数转换器或者1Gsps以上的射频采样模数转换器。受限于CMOS电路的最高速度和功耗，一般高速模数转换器（ADC）的实现方法是设计多个多级流水线模数转换器（PIPE LINE ADC），利用多相位时钟做交叉采样。比如某些4Gsps的ADC，可能使用高达20个子ADC做交叉采样。交叉采样的问题是因为各子ADC的特性并不一致性，会恶化无杂散自由动态范围（SFDR）指标。另外就是多个子ADC是并联输入方式，加大了ADC驱动器的设计难度。另外的做法是使用锗硅（GeSi）工艺提高单管特征频率，或者使用鳍式（FinFET）技术，并将CMOS芯片制程推进到28nm或者16nm等深亚微米的先进制程，从而提高半导体的本征频率，来提高时钟时钟速度，降低比较器功耗，实现更高带宽增益积的放大器，最终提高模数转换器的采样速率。
[0003]虽然流水线模数转换器相对于快闪型模数转换器而言减少了比较器的个数，又不会像逐次比较模数转换器那样降低采样率，拥有速度和功耗的合理折衷并被广泛采用，但是，在集成频综和I、Q解调器的直接下变频（零中频）架构的集成接收芯片里面，抗混叠滤波器变成了不可逾越的障碍。因为不能在芯片里用电感和电容做高阶的无源抗混叠滤波器。采用多级有源滤波器会大幅度增加功耗。另外，逐次比较型模数转换器因为使用开关电容输入结构做采样保持器，需要指标很好的驱动器才能保证性能，否则会大幅度降低芯片的无杂散自由动态范围（SFDR）指标。而高带宽低失真的驱动器的功耗也很大。因此，集成模数转换器的接收机或者片上系统（SOC）的设计难度非常大。
[0004]为了方便抗混叠滤波器的设计，需要提高模数转换器的采样率。普通的快闪模数转换器（ADC）或者流水线模数转换器（ADC），如果过采样1倍（比如采样率是满足奈奎斯特采样定理需要的最低采样率的2倍），那么因为量化噪声能量减半而信噪比（SNR）提高3dB。也就是说，4倍过采样率才提高1位有效精度。因此，采用普通的过采样技术，将8位模数转换器（ADC）的精度提高到12位，需要256倍的过采样率。那么，即使是8Gsps的快闪ADC，用过采样技术提高信噪比， 也只相当于125Msps的12位ADC。如果再使用交叉采样技术，需要8个8Gsps的快闪ADC，才能交叉采样成1Gsps的12位ADC。这样做没有商业价值，因为一个直接变频架构的2收2发的集成宽带收发器芯片，需要4个相同的ADC和4个相同的DAC。就算不计较成本，这样做的功耗问题也基本上无法解决。
[0005]为了支持320MHz和400MHz带宽，在I、Q采样的直接变频架构（零中频）接收机中，2
路ADC都需要达到等效500Msps以上的采样率（需要留20%带宽给滤波器的过渡带）。如果使用1阶Sigma
‑
Delta调制技术，为了提高6位精度，需要使用16倍以上的过采样率。这时，Sigma
‑
Delta的量化子ADC需要8位8Gsps，才能做到等效14位500Msps的ADC。而一般CMOS电路，时钟频率又是限制。比如在130nm的平面CMOS芯片中，即使用CML电平设计高速时钟电路，也只能达到8GHz左右。虽然使用更先进的深亚微米工艺，比较容易做到8GHz以上的时钟频率。但是，因为工作电压降低了，模拟部分的采样保持器和放大器满刻度摆动范围变小了，也就是有用信号的功率变小了。如果噪声功率保持不变，信噪比就下降了。所以，依靠更先进的工艺来提高ADC的采样率，又很难保持模数转换器的信噪比（SNR）和无杂散自由动态范围（SFDR）指标。

技术实现思路

[0006]本专利技术的目的在于：提供一种连续时间Sigma
‑
Delta模数转换系统及其运行方法和应用。
[0007]本专利技术通过如下技术方案实现：一种连续时间Sigma
‑
Delta模数转换系统，它包括模数转换器单元，设有N个模数转换器，每个模数转换器通过独立的时钟相位实现驱动且模数转换器之间相互并联以达到交叉采样，其中N为正整数；数模转换器单元，设有数量与模数转换器相同且与模数转换器一一对应的数模转换器，且每个模数转换器均对应连接一个数模转换器以实现反馈电压信号的生成；用差分放大器加电阻电容做成的差分积分器单元，与数模转换器连接，用于接收数模转换器的输出信号；数据累加器，与数模连接，用于接收模数转换器的输出信号做累加；滤波器，与数据累加器连接，对累加的信号进行数字滤波并校准；以及用差分放大器加电阻电容做的差分积分器，与输入信号和数模的输出信号差值做积分，形成Sigma
‑
Delta调制器。其中，模数转换器是差分输入型，数模转换器是差分输出型，连接时保证差分积分器是对输入信号和输出信号的差值积分。
[0008]一种连续时间Sigma
‑
Delta模数转换系统的运行方法，它包括如下步骤：步骤1：N个模数转换器均通过各自的时钟相位驱动，进行交叉采样；同时 每个模数转换器的输出数据送到各自对应的数模转换器；步骤2：将步骤1数模转换器的输出信号输送到差分积分器，差分放大器将输入信号和数模转换器的输出的反馈信号的差值做积分，形成Sigma
‑
Delta调制器；同时将每个模数转换器的输出数据送至数据累加器做累加；步骤3：步骤2中累加器在N个模数转换器数据都累加一次后输出到数字滤波器，然后对累加器清零，准备进行下一次累加；而送入滤波器的数据进行数字滤波并校准。
[0009]所述连续时间Sigma
‑
Delta模数转换系统在芯片中的应用，所述芯片为单一裸晶片芯片或多裸晶片的合封芯片。
[0010]较之前技术而言，本专利技术的有益效果为：1、本专利技术提高了过采样率而不会明显增加功耗，简化了模数转换器（ADC）的驱动器设计，简化了滤波器设计，既有利于Wi
‑
Fi6和Wi
‑
Fi7的集成收发芯片的实现，又有利于5G通信的集成收发芯片的设计实现，也可用于Wi
‑
Fi6/Wi
‑
Fi7 SOC和5G小基站SOC本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.连续时间Sigma
‑
Delta模数转换系统，其特征在于：它包括模数转换器单元，设有N个模数转换器，每个模数转换器通过独立的时钟相位实现驱动且模数转换器之间相互并联以达到交叉采样，其中N为正整数；数模转换器单元，设有数量与模数转换器相同且与模数转换器一一对应的数模转换器，且每个模数转换器均对应连接一个数模转换器以实现反馈电压信号的生成；用差分放大器加电阻电容做成的差分积分器单元，与数模转换器连接，用于接收数模转换器的输出信号；数据累加器，与数模连接，用于接收模数转换器的输出信号做累加；滤波器，与数据累加器连接，对累加的信号进行数字滤波并校准；以及用差分放大器加电阻电容做的差分积分器，与输入信号和数模的输出信号差值做积分，形成Sigma
‑
Delta调制器；其中，模数转换器是差分输入型，数模转换器是差分输出型，连接时保证差分积分器是对输入信号和输出信号的差值积分。2.根据权利要求1所述的连续时间Sigma
‑
Delta模数转换系统，其特征在于：差分积分器单元包括两个反馈电阻Rf，两个输入电阻Ri，两个积分电容C以及差分放大器；在正向电压的输入端与反向电压的输出端之间依次串联有电阻Ri和差分放大器，在反向电压的输入端与正向电压的输出端之间依次串联有电阻Ri和差分放大器；反向电压的输出端与电阻Ri之间、正向电压的输出端与电阻Ri之间并联有电容C，两个电容C所在的线路上均设有支路与数模转换器连接，且支路上设有反馈电阻Rf；所述模数转换器与反向电压的输出端和正向电压的输出端连接。3.根据权利要求1所述的连续时间Sigma...

【专利技术属性】
技术研发人员：章新明，牛旭磊，何荣文，
申请(专利权)人：深圳芯盛思技术有限公司，
类型：发明
国别省市：