一种适用于DeltaSigma调制器的斩波稳定缓冲器制造技术

本发明专利技术提供一种适用于Delta Sigma调制器的斩波稳定缓冲器，包括第一斩波器、折叠输入级、第二斩波器、共栅放大级、第三斩波器以及米勒放大级。第一斩波器采用高于Delta Sigma调制器信号带宽的周期性时钟信号作为斩波时钟，第二斩波器采用Delta Sigma调制器的输出码流作为斩波时钟，第三斩波器采用第一斩波器的斩波时钟和第二斩波器的斩波时钟的异或作为斩波时钟。本发明专利技术可减小缓冲器中输入斩波器的开关电容效应，降低对输入直流电压的影响，同时电路中的闪烁噪声和失配在缓冲器的输出端呈现出等效为用较低频率周期性时钟与Delta Sigma调制器的输出码流的异或进行斩波的效果，在Delta Sigma调制器的输出频谱上位于第一斩波器斩波时钟的频率处，即位于Delta Sigma调制器信号带宽外。Sigma调制器信号带宽外。Sigma调制器信号带宽外。

【技术实现步骤摘要】
一种适用于Delta Sigma调制器的斩波稳定缓冲器


[0001]本专利技术涉及缓冲器
，特别涉及一种适用于Delta Sigma调制器的斩波稳定缓冲器。

技术介绍

[0002]采用Delta Sigma调制器构成的Delta Sigma ADC(模数转换器)以其结构简单、功耗低、精度高的特点广泛应用在计量及传感领域。Delta Sigma调制器需要使用高精度的参考电压。在多通道应用的场景，如果多个通道的Delta Sigma调制器用同一个缓冲器来驱动，则会不可避免的造成通道间的信号串扰。为了避免缓冲器内的闪烁噪声影响Delta Sigma调制器，常采用斩波稳定技术，即用Delta Sigma调制器的输出码流与一周期性时钟信号的异或作为缓冲器的斩波时钟信号。一般Delta Sigma调制器的输出码流的频率远高于该周期性时钟信号的频率，即将缓冲器的闪烁噪声和失配调制在Delta Sigma调制器的输出码流与一周期性时钟信号的异或，由于Delta Sigma调制器内部是按Delta Sigma调制器的输出码流来使用缓冲器的输出电压，因此在Delta Sigma调制器输出端缓冲器的闪烁噪声和失配被调制在该周期性时钟信号频率处，后续的数字滤波可将其滤除。
[0003]在实现本专利技术过程中，专利技术人发现现有技术中至少存在如下问题：为了降低成本，全集成的带隙基准电路和片上低通滤波器为缓冲器提供基准电压更有吸引力。为了降低基准电压自身的噪声，片上低通滤波器的带宽越窄则输出的基准电压中的噪声越小。而片上低通滤波器的中的片上电容都不会太大，一般都采用较大的电阻，来实现窄的低通带宽，从而造成低通滤波器的输出直流阻抗很大。采用Delta Sigma调制器的输出码流与一周期性时钟信号的异或作为缓冲器的斩波时钟信号，缓冲器的输入端为斩波器和输入对管的栅极，斩波器和输入对管的栅极电容形成开关电容，斩波器的时钟信号频率越高，该开关电容的等效直流阻抗越低，当该等效直流阻抗降低到与低通滤波器的输出直流阻抗相比不能忽略时，会严重影响低通滤波器输出的基准电压的精度。

技术实现思路

[0004]专利技术目的：本专利技术为了克服现有技术的至少一个问题，提供一种输入斩波器时钟为较低频率的时钟而闪烁噪声和失配仍在输出处仍被调制在Delta Sigma调制器的输出码流与一周期性时钟信号的异或的斩波稳定缓冲器。
[0005]为达到上述目的，第一方面公开了一种适用于Delta Sigma调制器的斩波稳定缓冲器，包括第一斩波器、折叠输入级、第二斩波器、共栅放大级、第三斩波器和米勒放大级：
[0006]所述第一斩波器，输入为所述斩波稳定缓冲器的输入信号和输出信号，输出第一信号，输出连接至折叠输入级；
[0007]所述折叠输入级，输出连接至第二斩波器的输入端，用于将闪烁噪声和失配与所述第一信号分离，获得电流形式的第一误差放大信号；
[0008]所述第二斩波器，输出连接至共栅放大级的输入端，用Delta Sigma调制器的输出
码流作为时钟对第一误差放大信号进行斩波调制，获得电流形式的第二信号；
[0009]所述共栅放大级，输出连接至第三斩波器的输入端，用于放大第二信号，将电流形式的第二信号转换为电压形式的第二误差放大信号；
[0010]第三斩波器，输出连接至米勒放大级的输入端和共栅放大级的偏置端，用第一斩波器与第二斩波器的时钟信号的异或作为时钟对第二误差放大信号进行斩波调制，输出第三信号；
[0011]所述米勒放大级，用于放大第三信号并进行输出。
[0012]进一步地，所述第一斩波器采用高于Delta Sigma调制器信号带宽的周期性时钟信号作为斩波时钟，第一斩波器的时钟信号频率较低，可减小开关电容效应，降低对输入直流电压的影响。
[0013]进一步地，所述折叠输入级包括电流源管、输入对管、低通滤波器、负载对管和耦合电容，所述电流源管，用于为输入对管提供电流；
[0014]所述输入对管，用于接收所述第一信号，同时将电压形式的第一信号转换为电流形式的第一误差放大信号；
[0015]所述低通滤波器，用于获得低频的闪烁噪声和失配，并发送至负载对管的栅极；
[0016]所述负载对管，用于接收低频的闪烁噪声和失配，隔离处于第一斩波频率处的第一误差放大信号；
[0017]所述耦合电容，呈现高通特性，用于隔离低频的闪烁噪声和失配，仅通过处于第一斩波频率处的第一误差放大信号。
[0018]第一斩波器和折叠输入级将折叠输入级的闪烁噪声和信号分离，低通滤波器和负载对管对于低频的闪烁噪声和失配呈现低阻抗，对处于较高频率处的信号呈现高阻抗；耦合电容对于低频的闪烁噪声和失配呈现高负阻抗，对处于较高频率处的信号呈现低阻抗。于是折叠输入级的闪烁噪声和失配流向负载管，而信号通过耦合电容经过第二斩波器输入到共栅放大级。
[0019]进一步地，全集成带隙基准电路和片上低通滤波器提供基准电压作为所述斩波稳定缓冲器的输入信号。
[0020]进一步地，所述折叠输入级的电流源管包括第一PMOS管M1，所述输入对管包括第二PMOS管M2和第三PMOS管M3，
[0021]基准电压Vref连接至第一斩波器的正输入端，所述斩波稳定缓冲器的输出Vout连接至第一斩波器的负输入端，第一斩波器的正输出端连接至第二PMOS管M2的栅极，第一斩波器的负输出端连接至第三PMOS管M3的栅极；第二PMOS管M2的源极和第三PMOS管M3的源极连接至一起，同时连接至第一PMOS管M1的漏极，第一PMOS管M1的源极连接至电源电压，第一PMOS管M1的栅极连接至第一偏置电压VP1。
[0022]进一步地，所述负载对管包括第四NMOS管M4和第五NMOS管M5，所述耦合电容包括第一电容C1和第二电容C2，第二PMOS管M2的漏极VD1连接至低通滤波器的正输入端以及第四NMOS管M4的漏极，第三PMOS管M3的漏极VD2连接至低通滤波器的负输入端以及第五NMOS管M5的漏极；低通滤波器的正输出端连接至第四NMOS管M4的栅极，低通滤波器的负输出端连接至第五NMOS管M5的栅极；第四NMOS管M4的源极和第五NMOS管M5的源极均接地；第二PMOS管M2的漏极VD1连接至第一电容C1的一端，第一电容C1的另一端连接至第二斩波器的
正输入端；第三PMOS管M3的漏极VD2连接至第二电容C2的一端，第二电容C2的另一端连接至第二斩波器的负输入端。
[0023]进一步地，所述共栅放大级包括第六PMOS管M6、第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、第十NMOS管M10、第十一NMOS管M11、第十二NMOS管M12和第十三NMOS管M13；第二斩波器的正输出端连接至第十一NMOS管M11的源极以及第十三NMOS管M13的漏极，第二斩波器的负输出端连接至第十NMOS管M10的源极以及第十二NMOS管M12的漏极；第十NMOS管M10的栅极和第十一NMOS管M11的栅极均连接至第四偏置电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于Delta Sigma调制器的斩波稳定缓冲器，其特征在于，包括第一斩波器、折叠输入级、第二斩波器、共栅放大级、第三斩波器和米勒放大级，所述第一斩波器，输入为所述斩波稳定缓冲器的输入信号和输出信号，输出第一信号，输出连接至折叠输入级；所述折叠输入级，输出连接至第二斩波器的输入端，用于将闪烁噪声和失配与所述第一信号分离，获得电流形式的第一误差放大信号；所述第二斩波器，输出连接至共栅放大级的输入端，用Delta Sigma调制器的输出码流作为时钟对第一误差放大信号进行斩波调制，获得电流形式的第二信号；所述共栅放大级，输出连接至第三斩波器的输入端，用于放大第二信号，将电流形式的第二信号转换为电压形式的第二误差放大信号；第三斩波器，输出连接至米勒放大级的输入端和共栅放大级的偏置端，用第一斩波器与第二斩波器的时钟信号的异或作为时钟对第二误差放大信号进行斩波调制，输出第三信号；所述米勒放大级，用于放大第三信号并进行输出。2.根据权利要求1所述的一种适用于Delta Sigma调制器的斩波稳定缓冲器，其特征在于，所述第一斩波器采用高于Delta Sigma调制器信号带宽的周期性时钟信号作为斩波时钟。3.根据权利要求2所述的一种适用于Delta Sigma调制器的斩波稳定缓冲器，其特征在于，所述折叠输入级包括电流源管、输入对管、低通滤波器、负载对管和耦合电容，所述电流源管，用于为输入对管提供电流；所述输入对管，用于接收所述第一信号，同时将电压形式的第一信号转换为电流形式的第一误差放大信号；所述低通滤波器，用于获得低频的闪烁噪声和失配，并发送至负载对管的栅极；所述负载对管，用于接收低频的闪烁噪声和失配，隔离处于第一斩波频率处的第一误差放大信号；所述耦合电容，呈现高通特性，用于隔离低频的闪烁噪声和失配，仅通过处于第一斩波频率处的第一误差放大信号。4.根据权利要求3所述的一种适用于Delta Sigma调制器的斩波稳定缓冲器，其特征在于，全集成带隙基准电路和片上低通滤波器提供基准电压作为所述斩波稳定缓冲器的输入信号。5.根据权利要求4所述的一种适用于Delta Sigma调制器的斩波稳定缓冲器，其特征在于，所述折叠输入级的电流源管包括第一PMOS管M1，所述输入对管包括第二PMOS管M2和第三PMOS管M3，基准电压Vref连接至第一斩波器的正输入端，所述斩波稳定缓冲器的输出Vout连接至第一斩波器的负输入端，第一斩波器的正输出端连接至第二PMOS管M2的栅极，第一斩波器的负输出端连接至第三PMOS管M3的栅极；第二PMOS管M2的源极和第三PMOS管M3的源极连接至一起，同时连接至第一PMOS管M1的漏极，第一PMOS管M1的源极连接至电源电压，第一PMOS管M1的栅极连接至第一偏置电压VP1。6.根据权利要求5所述的一种适用于Delta Sigma调制器的斩波稳定缓冲器，其特征在
于，所述负载对管包括第四NMOS管M4和第五NMOS管M5，所述耦合电容包括第一电容C1和第二电容C2，第二PMOS管M2的漏极VD1连接至低通滤波器的正输入端以及第四NMOS管M4的漏极，第三PMOS管M3的漏极VD2连接至低通滤波器的负输入端以及第五NMOS管M5的漏极；低通滤波器的正输出端...

【专利技术属性】
技术研发人员：陈鹏鹏，谭年熊，刘禹延，林玲，支屹，
申请(专利权)人：杭州万高科技股份有限公司，
类型：发明
国别省市：